김현우
(Hyun-Woo Kim)
†iD
고유란
(Yu-Ran Go)
1
민명환
(Myung-Hwan Min)
1
안태풍
(Tae-Pung An)
1
이태훈
(Tae-Hoon Lee)
2
-
(Power Electric & Electronic System R&D Institute, ENTEC Electric & Electronic Co.,
LTD., Korea.)
-
(nstitute of Technology in Research Center, Korea Railroad Corporation(Korail), Korea.)
Copyright © The Korean Institute of Electrical Engineers(KIEE)
Key words
AC Electric Railway, Active Balancer, Parallel inverter, Unbalanced Load
1. 서 론
우리나라 교류전기철도 급전시스템은 삼상 154 kV를 수전 받아 스코트 변압기를 통해 두 개의 단상(M상 :Main, T상 : Teaser) 55
kV로 변환하여 급전선을 통해 열차에 전기를 공급하고 있다. 스코트 변압기 2차 측의 M상과 T상의 크기는 같지만 위상차가 90°가 나는 다른 교류이다.
스코트 변압기의 특성은 2차 측 M상 T상의 부하가 같을 때 1차 측의 3상 전압은 평형 상태이지만, 두 상의 부하가 다를 경우 3상 전압은 불평형이
발생한다. 이러한 불평형은 역상 전류를 발생시키며, 철도 급전시스템과 연계되어있는 전자기기에 열화 현상을 일으켜 정격용량 감소 및 수명단축 등 나쁜
영향을 준다(1). 이러한 문제점을 해결하기 위해 유럽, 일본 등의 철도선진국들은 유·무효전력 보상, 역률 제어기능을 가지고 있는 불평형 개선 장치를 단상의 급전계통
및 삼상 계통에 설치하여 불평형 문제를 해소하고 있다(2,3). 삼상계통에 적용하는 불평형 개선 장치는 삼상 측 불평형 문제는 해결되지만, 단상 측 불평형은 개선되지 않는 반면에 단상계통에 적용하는 불평형 개선
장치는 삼상계통과 단상계통의 불평형을 개선 할 수 있는 장점을 가지고 있다. 그러나 단상계통에 적용하는 불평형 개선장치의 대용량 단상 인버터는 대
전류로 인한 스위칭 주파수에 제한을 가지고 있기 때문에 불평형 개선장치를 단일모듈로 구성할 경우 전류의 고조파 및 리플을 증가시킨다. 이러한 단점을
해결하기 위해 병렬 구조를 적용하여 유효 스위칭 주파수를 증가시켜 고조파 및 전류리플을 저감시키는 인터리빙(Interleaving)기법을 사용한다(4).
본 논문에서는 스코트 변압기 2차 측의 부하 불평형 문제를 해결할 수 있는 병렬 구조의 능동형 밸런서에 대해 분석하고자 한다. 우선 제안하는 능동형
밸런서 시스템의 구조와 기능에 대해 설명하고, 능동형 밸런서에 적용되는 인버터 하드웨어 설계 및 제어알고리즘에 대해 제시하였다. 또한, 병렬형 밸런서에
적용한 인터리빙 기법에 대해 설명하였으며, 유·무효 전력 보상 및 인터리빙(Interleaving)기법에 대한 효과를 검증하기 위해 실제 고속열차의
부하전력(15 MVA)을 고려하여 8 MVA급 능동형 밸런서를 설계하여 PSIM 시뮬레이션을 통해 보상효과 및 고조파 분석을 진행하였다.
2. 능동형 밸런서 시스템
그림 1은 본 논문에 적용한 능동형 밸런서의 구조를 나타낸다. 능동형 밸런서는 크게 다 권선 변압기와 인버터 두 개로 구성된 Back To Back 형태의
능동형 밸런서로 구성되어 있다. 다 권선 변압기 1차 측은 한 개의 출력으로 전압은 55 kV이며, 2차 측은 다중 출력으로 인버터가 제어 가능한
전압으로 변압한다. 능동형 밸런서는 Back To Back 형태로 DC링크가 결합되어 있는 인버터 두 개로 구성되어있다. 본 논문의 능동형 밸런서는
병렬 구조로 한 상(M상 또는 T상)에 연결되어 있는 n개의 인버터가 교류 전압을 직류 정 전압으로 제어하면 다른 한상(M상 또는 T상)에 연결되어
있는 n개의 인버터는 직류전압을 교류 전압으로 제어한다.
그림. 1. 능동형 밸런서 시스템
Fig. 1. Active balancer system
능동형 밸런서는 유·무효전력 보상 기능이 있다. 그림 2는 능동형 밸런서의 유효전력 보상 동작을 보여준다. 유효전력보상은 스코트 변압기 2차 측의 부하를 평형하게 만드는데 목적이 있다. M상과 T상의 유효전력부하가
다를 경우 능동형 밸런서는 부하가 작은 상(M상 또는 T상)의 전력을 부하가 큰 상(M상 또는 T상)에 능동형 밸런서를 통해 M상과 T상에서 소비되는
유효전력 차이의 반만큼 공급하면, 스코트 변압기의 2차 측(M상, T상)은 유효전력이 같게 되어 평형을 이룬다.
그림. 2. 유효전력 보상 동작
Fig. 2. Active power compensation operation
그림 3은 능동형 밸런서의 무효전력 보상 동작을 보여준다. 무효전력 보상은 각상에서 발생하는 무효전력을 인버터를 통해 공급하여 3상 계통에서 무효전력이 공급되지
않게 하는데 목적이 있다. M상 또는 T상에서 무효전력 발생 시 M상 계통에 연계되어있는 인버터는 M상에 무효전력을 공급하며, T상 계통에 연계되어있는
인버터는 T상에 무효전력을 공급하여 보상한다. 각 상의 인버터에 의해 무효전력이 공급되어 스코트 변압기 2차 측의 무효전력 소비는 0이 된다.
그림. 3. 무효전력 보상 동작
Fig. 3. Reactive Power Compensation Operation
3. 능동형 밸런서 설계
철도 계통에 적용되는 능동형 밸런서는 고전압, 고전력 시스템으로 기존의 2 Level 인버터에 비해 3 Level 인버터 토폴로지를 적용하는 것이
스위칭 소자의 정격 전압과 스위칭 손실이 낮다는 장점이 있다(5~7). 이러한 장점으로 본 논문에서는 능동형 밸런서에 3 Level NPC 인버터를 적용하였다. 그림 4는 단상 3 Level NPC 인버터를 적용한 능동형 밸런서의 단일 모듈이다. 능동형 밸런서는 서로 다른 상의 전력의 흐름을 공유하기 위한 DC링크
캐패시터와, 각 상의 인버터에서 발생하는 고조파 제거 및 전류 리플 감소를 위한 LC필터로 구성 되어 있다. 본 절에서는 능동형 밸런서의 적용되는
하드웨어 설계와 제어알고리즘에 대해 서술하고자 한다.
그림. 4. 단상 3 Level NPC를 적용한 능동형 밸런서 단일 모듈
Fig. 4. Active Balancer Single Module with Single Phase 3 Level NPC
3.1. 능동형 밸런서 하드웨어 설계
능동형 밸런서 하드웨어 설계 과정은 계통과 맞물려 있는 AC측 필터 설계, DC링크 전압선정, DC링크 캐패시터 설계 순으로 진행하였다.
스위칭 주파수 부근의 고조파 제거와 유·무효전력 보상 그리고 철도 계통에 공급되는 전류 리플을 감소시키기 위해 저역 통과 필터(Low Pass Filter)가
필요하다. 저역 통과 필터로는 대표적으로 L 또는 LC 필터가 주로 사용되는데, 본 논문에서는 LC필터를 적용하였다. LC필터의 공진 주파수는 식(1) 같으며, 고조파 제거를 위해 공진 주파수는 1kHz 이내로 선정하였다.
fr : 공진 주파수
L : AC측 필터용 인덕터
Cf : AC측 필터용 캐패시터
인버터 제어는 계통에 연계되어 있는 인덕터 양단의 전압(VL) 크기에 의해 제어된다. 식(2)는 계통전압과 인버터가 제어해서 출력되는 전압이다.
Vg : 계통전압
Vg(max) : 계통전압 피크 값
Vt : 인버터 출력전압
Vt(max) : 인버터 출력전압 피크 값
인덕터의 양단의 전압(VL)크기에 의해 인덕터에 흐르는 전류는 식(3)과 같다. 식(3)을 풀면 식(4)와 같으며, 전류의 cos(wt)성분은 계통전압(Vg)과 90° 위상차가 나며, sin(wt)성분은 계통전압(Vg)과
동상이다. 이것은 전류의 cos(wt)성분은 무효성분이며, sin(wt)성분은 유효성분이다.
VL : 인덕터 양단 전압
Vg(max) : 계통전압 피크 값
Vt(max) : 인버터 출력전압 피크 값,
L : AC측 필터용 인덕터
θ : 계통전압과 인버터 출력전압의 위상차
식(4)에서 유효전력만 제어하는 경우는 cos(wt)성분이 0이 되는 Vg(max)=Vt(max)cosθ일 때 이고, 무효전력만
제어하는 경우는 sin(wt)성분이 0이 되는 θ=0 일 때 이다. DC링크 전압(Vdc)은 인버터 출력전압의 피크 값(Vt(max))보다
커야 하며, 인버터 출력전압의 피크 값(Vt(max))은 무효전력만 제어할 때 가장 크다. 그림 5는 무효전력 제어 할 때 계통 전압(Vg)과 인버터 출력 전압(Vt)파형이다.
그림. 5. Vg전압과 Vt전압 파형(무효전력제어)
Fig. 5. Vg and Vt waveform(Reactive power control)
식(5)는 무효전력 제어 할 때 인버터 출력전압 피크 값(Vt(max))이다. DC링크 전압(VDC)는 인버터 출력전압 피크 값(Vt(max))전압보다
크게 선정해야 정격전력 제어가 원활하다.
Vg(max) : 계통전압 피크 값
Vt(max) : 인버터 출력전압 피크 값
Q : 무효전력
L : AC측 필터용 인덕터
인버터의 DC링크의 캐패시터는 전압형 인버터의 에너지원으로 부하에서 소비되는 용량에 따른 전압 맥동률에 따라 캐패시터 용량을 선정할 수 있다. 식(6)은 계통 측의 전압, 전류이며, 계통 측 피상전력과 DC링크 측 전력이 같으므로 식(7)과 같다.
Vg : 계통전압
Vg(max) : 계통전압 피크 값
Iac : 계통전류
Iac(max) : 계통전류 피크 값
Sac : 피상전력
Pdc : DC링크 전력
식(7)에서 DC링크 전류(Idc)의 교류성분(Idc(ac))을 구해 캐패시터의 전압 식으로 정리하면 식(8)과 같다. DC링크 캐패시터(Cdc)는 DC링크 전압 맥동률에 따라 선정할 수 있다.
△Vdc : DC링크 전압변동
Cdc : DC링크 캐패시터
Vg(max) : 계통전압 피크 값
Iac(max) : 계통전류 피크 값
Idc(ac) : DC링크의 교류성분
3.2. 능동형 밸런서 모델링
본 절에서는 능동형 밸런서 시스템의 유·무효 전력보상을 수행하기 위해 유·무효전력 제어, DC링크 전압 제어, 전류제어, 인버리빙(Interleaving)기법에
대해 서술한다. 그림 6은 능동형 밸런서 시스템 제어 구성도이다.
그림. 6. 능동형 밸런서 시스템 제어 구성도
Fig. 6. Active balancer system control diagram
그림 7은 유·무효 전력 제어 구조이다. 각상(M상, T상)의 유·무효 전력 값으로 인버터 전류제어기의 기준전류(Iqe−ref−M, Iqe−ref−T,
Ide−ref−M, Ide−ref−T)를 만들며, 기준전류를 직류 값으로 하기위해 부하 전력을 dq변환을 통해
계산하면 용이하다. 각상(M상, T상)의 부하 전력을 구하기 위해 부하의 전압과 전류를 계측한다. 계측한 단상전압과 단상전류를 dq변환하기 위해서는
전 대역필터(All Pass Filter)를 통해 90° 위상차가 나는 가상의 파형을 만들어야 dq 동기 좌표로 변환할 수 있다.
동기 좌표로 변환한 값을 식(9)와 (10)으로 유·무효 전력을 계산한다. 유효전력제어는 계산된 M상 T상의 유효 부하의 차이의 절반을 이용하여 인버터 제어기의 전류제어기에 기준전류(Iqe−ref−M
또는 Iqe−ref−T)를 만들어 유효전력을 제어한다. 무효전력은 계산된 각 상(M상, T상)의 무효부하를 이용하여 각 상의 인버터
전류제어기의 기준전류(Ide−ref−M, Ide−ref−T)를 만들어 각상의 인버터가 개별적으로 각 상의 무효전력을
제어하여 보상한다.
그림. 8. DC링크 전압제어 블록도
Fig. 8. DC link voltage control block diagram
그림 8은 DC링크 전압제어 블록도 이다. 각 상의 인버터가 맞물려 있는 DC링크의 전압(Vdc)값이 검출되어 DC링크 전압과 기준전압(Vdc−ref)의
비교를 통해 오차를 계산하고 PI 제어기를 통해 기준전류(Iqe−ref−M 또는 Iqe−ref−T)를 만든다.
그림. 9. 전류제어 블록도
Fig. 9. Current control block diagram
그림 9는 전류제어 블록도 이다. 철도 계통과 연계되어 있는 각상(M상, T상)의 전류 값을 검출하여 전 대역필터(All Pass Filter)를 통해 90°
위상차이의 가상의 파형을 만들어 주며, dq축의 동기 좌표로 변환한다. dq축 동기 좌표로 변환한 값은 기준전류(Iqe−ref, Iqe−ref)와
비교되어 오차(Ide−err, Iqe−err)를 만들고 PI제어기를 통해 보상된 값이 출력된다. 보상된 값은 dq 역변환을
통해 PWM 발생기의 기준전압(Reference)으로 출력된다.
그림. 10. 4개의 인터리빙(Interleaving)을 적용한 Carrier 및 Reference 파형
Fig. 10. Carrier and Reference waveform with 4 Interleaving
능동형 밸런서에 적용되는 인버터는 대용량으로 스위칭 손실에 의해 스위칭 주파수가 낮게 제한되어 있다. 낮은 스위칭 주파수는 고조파 및 전류 리플을
증가시켜 연계된 계통에 좋지 않은 영향을 준다. 이러한 문제점을 해결하기 위해 대용량 인버터는 병렬 구조를 적용하여 인터리빙(Interleaving)기법으로
전류 리플을 저감시킨다. 이 기법은 n개의 병렬 운전 시 각 모듈의 반송파(carrier)의 위상을 2π/n 만큼 차이 나게 동작하여 유효 스위칭
주파수는 단독 운전의 n배로 증가시켜 계통에 출력되는 전류 리플을 저감시킨다(8). 또한, 밸런서의 용량도 계통에 맞게 증가 시켜 적용할 수 있어 확장성에 용이하다. 그림 10은 4개의 인터리빙(Interleaving)을 적용한 반송파(Carrier)와 기준전압(Reference)을 나타내고 있으며, 본 논문에서는 4병렬
구조로 인터리빙(Interleaving)기법을 활용하여 유효 스위칭 주파수를 증가시켜 전류 리플을 저감시켰다.
4. 시뮬레이션 결과
능동형 밸런서 용량은 실제 계통에서 운영하는 고속열차 부하(15 MVA)를 고려하여 단일 모듈 2 MVA급 4 병렬로 총 용량 8 MVA급으로 구성하였으며,
능동형 밸런서의 각 상의 인버터는 3 Level NPC를 적용하였다. 표 1은 능동형 밸런서 사양을 보여준다. 스코트 변압기 1차 측, 2차 측 전압은 실제 철도에 적용하는 전압이며, 다 권선 변압기의 2차 측 전압은 시중에
나와 있는 IGBT 인버터 정격(4500V/1200A)을 고려하여 선정하였다. 필터용 인덕터는 리플 및 고조파 성분을 고려하여 설계하였으며, DC링크
전압은 3.1절에서 제시한 방법과 IGBT 정격을 고려하여 설계하였다. DC링크 캐패시터 설계는 3.1절에서 설명한 방법을 활용하여 맥동률 2%안으로
설계하였다. 제어기 구성은 3.2절에서 제시한 방법으로 구성하여 PSIM시뮬레이션을 통해 유·무효 전력 보상 성능을 검증하였으며, 인터리빙(Interleaving)기법
적용 유·무에 대한 THD 분석을 진행하였다.
표 1. 능동형 밸런서 사양
Table 1. Active Balancer specification
항목
|
사양
|
Scott TR 1차측, 2차측
|
154[kV], 55[kV]
|
다권선 변압기 1차측, 2차측
|
55[kV], 2460[V]
|
능동형 밸런서 용량
|
8[MVA] (2[MVA] × 4module)
|
필터용 인덕터
|
5[mH]
|
필터용 캐패시터
|
10[uF]
|
DC Link Voltage
|
6000[V]
|
DC Link Capacitor
|
32[mF]
|
Switching Frequency
|
540[Hz]
|
4.1. 유효전력 보상
그림 11은 유효전력 보상 시뮬레이션 전류 파형이다. 2초에는 M상에 16 MW부하를 투입 하였고, 3초에 능동형 밸런서를 통해 유효전력 보상을 동작시켰다.
6초에 M상의 부하를 제거하면서 16 MW 부하를 T상에 투입 하였다. 그림 11에서 (a)는 각 상에 인가된 유·무효 전력을 나타내고, (b)는 스코트 변압기 2차측 전력, (c)는 인버터 출력 전력, (d)는 스코트 변압기
1차 측의 삼상 전류 파형, (e)는 다 권선 변압기 1차 측의 인버터 출력 전류 파형이다. 2초에서 3초 사이에는 유효전력보상이 안 이뤄지며, 파형을
확대하면 인버터 전류 출력은 없으며, 스코트 변압기 특성상 M상에만 부하 발생시 3상의 전류는 a상과 c상만 발생하며 위상차는 180°이다. 3초에서
6초 사이에는 능동형 밸런서가 동작하여 유효전력이 보상되어 각 상의 인버터 전류가 발생하여 전력이 보상된다. 2차 측의 부하가 평형하면 3상의 전류도
평형하다. 6초에서 10초 사이에도 유효전력이 보상되며, 3상의 전류는 평형함을 확인할 수 있다.
그림. 11. 유효전력 보상 시뮬레이션 (a)부하전력 (b)스코트 변압기 2차측 전력 (c)인버터 출력 전력 (d)삼상 전류 (e)인버터 출력 전류
Fig. 11. Active power compensation simulation (a) Load power (b) Scott transformer
secondary side power (c) Inverter output power (d) Three phase current (e) Inverter
output current
4.2. 무효전력 보상
그림 12는 무효전력 보상 시뮬레이션 전류 파형이다. 2초에 M상에 8 Mvar 부하를 투입 하였으며, 3초에 능동형 밸런서를 통해 무효전력 보상을 동작시켰다.
5초에 8 Mvar 부하를 T상에 투입 하였으며, 능동형 밸런서 무효전력 보상도 동작시켰다. 8초에 M상의 부하를 제거하여 T상에만 8 Mvar 부하를
투입한 상태이며, 무효전력 보상기능도 동작하였다. 그림 12에서 (a)는 각 상에 인가된 유·무효 전력을 나타내고, (b)는 스코트 변압기 2차측 전력, (c)는 인버터 출력 전력, (d)는 스코트 변압기
1차 측의 삼상 전류 파형, (e)는 다 권선 변압기 1차 측의 인버터 출력 전류 파형이다. 2초에서 3초 사이에는 무효전력보상이 안 이뤄지며, 파형을
확대하면 인버터 전류 출력은 없으며, 스코트 변압기 특성상 M상에만 부하 발생시 3상의 전류는 a상과 c상만 발생하며 위상차는 180°이다. 3초에서
5초 사이에는 능동형 밸런서의 무효전력 보상이 동작하여 M상의 인버터 전류가 발생되며, 3상에는 전류가 흐르지 않는다. 5초에서 8초 사이에도 무효전력이
보상되며, 3상의 전류는 흐르지 않는다. 8초에서 10초 사이에는 T상에 무효전력이 보상되며, 3상의 전류는 흐르지 않는 것을 확인할 수 있다.
그림. 12. 무효전력 보상 시뮬레이션 (a)부하전력 (b)스코트 변압기 2차측 전력 (c)인버터 출력 전력 (d)삼상 전류 (e)인버터 출력 전류
Fig. 12. Rctive power compensation simulation (a) Load power (b)Scott transformer
secondary side power (c) Inverter output power (d) Three phase current (e) Inverter
output current
4.3. 유·무효전력 동시보상
그림 13은 유·무효전력 동시보상 시뮬레이션 전류 파형이다. 유·무효전력 동시보상 시뮬레이션에서 피상전력을 8 MVA으로 유효전력 5.66 MW, 무효전력
5.66 Mvar만큼 보상되도록 부하를 인가하였다. 시뮬레이션 순서는 2초에 M상, T상에 무효부하 5.66 Mvar를 투입 하였으며, 3초에 능동형
밸런서를 통해 유·무효전력이 보상되도록 동작시켰다. 6초에는 추가적으로 M상에 유효부하 11.32 MW를 투입 하였으며, 8초에는 M상의 유효부하를
제거하고 T상에 유효부하 11.32 MW를 투입 하였다. 그림 13에서 (a)는 각 상에 인가된 유·무효 전력을 나타내고, (b)는 스코트 변압기 2차측 전력, (c)는 인버터 출력 전력, (d)는 스코트 변압기
1차 측의 삼상 전류 파형, (e)는 다 권선 변압기 1차 측의 인버터 출력 전류 파형이다. 2초에서 3초 사이에는 무효전력보상이 안 이뤄지며, 파형을
확대하면 인버터 전류 출력은 없으며, 3상의 전류의 a상과 c상만 발생한다. 3초에서 6초 사이에는 능동형 밸런서가 동작하여 M상, T상의 인버터
전류가 발생하여 무효전력이 보상되며, 3상에는 전류가 흐르지 않는다. 6초에서 8초 사이에는 유·무효 전력보상이 동시에 동작하여 각 상의 인버터 전류가
발생되며, 3상의 전류는 평형함을 확인할 수 있다. 8초에서 10초 사이에도 전력보상이 이뤄지며, 각 상의 인버터 전류가 발생되어 3상의 전류 또한
평형한 것을 확인할 수 있다.
그림. 13. 유·무효전력동시보상 시뮬레이션 (a)부하전력 (b)스코트 변압기 2 차측 전력 (c)인버터 출력 전력 (d)삼상 전류 (e)인버터 출력
전류
Fig. 13. Active power and Reactive compensation simulation (a) Load power (b) Scott
transformer secondary side power (c) Inverter output power (d) Three phase current
(e)Inverter output current
4.4. 전류 THD 분석
시뮬레이션에 적용한 능동형 밸런서는 4병렬(4모듈)로 각 모듈의 carrier의 위상차는 90°씩 주어 그림 10과 같이 인터리빙 기법을 적용한 전류 THD와 인터리빙 기법을 적용하지 않은 전류 THD를 비교 하였다. 표 2는 인터리빙을 기법을 적용하여 시뮬레이션 한 인버터 출력 전류 THD와 삼상 수전 전류의 THD를 나타낸다. 표 3은 인터리빙 기법을 적용하지 않고 시뮬레이션 한 인버터 출력 전류 THD와 삼상 수전 전류의 THD를 나타낸다.
표 2. 인터리빙 기법을 적용한 전류 THD
Table 2. Current THD with interleaving technique
용량
[MVA]
|
인버터 출력 전류
|
삼상 수전 전류
|
M상[%]
|
T상[%]
|
A상[%]
|
B상[%]
|
C상[%]
|
1
|
17.12
|
10.81
|
14.82
|
10.81
|
16.62
|
2
|
6.16
|
5.76
|
4.71
|
6.16
|
5.29
|
3
|
5.1
|
5.48
|
4.32
|
5.48
|
5.93
|
4
|
2.76
|
3.95
|
2.66
|
3.95
|
3.43
|
5
|
2.52
|
2.24
|
2.59
|
2.24
|
2.31
|
6
|
1.88
|
2.2
|
1.77
|
2.2
|
2.13
|
7
|
1.71
|
2.15
|
1.71
|
2.15
|
2.07
|
8
|
1.53
|
2.07
|
1.64
|
2.07
|
1.63
|
표 3. 인터리빙 기법을 적용하지 않은 전류 THD
Table 3. Current THD without Interleaving Technique
용량
[MVA]
|
인버터 출력 전류
|
삼상 수전 전류
|
M상[%]
|
T상[%]
|
A상[%]
|
B상[%]
|
C상[%]
|
1
|
51.65
|
25.34
|
45.62
|
25.33
|
46.86
|
2
|
17.07
|
14.16
|
14.63
|
14.16
|
17.75
|
3
|
13.93
|
10.04
|
11.57
|
10.04
|
14.36
|
4
|
8.63
|
7.76
|
7.23
|
7.76
|
9.45
|
5
|
6.29
|
6.53
|
5.17
|
6.53
|
7.29
|
6
|
5.44
|
4.93
|
4.69
|
4.93
|
5.88
|
7
|
4.86
|
4.47
|
4.51
|
4.47
|
5.01
|
8
|
4.17
|
4.06
|
4.21
|
4.06
|
4.07
|
그림 14는 용량별 THD 평균 비교를 보여준다. 인터리빙 기법을 적용한 것과 적용하지 않은 것을 시뮬레이션을 통해 비교한 결과 적용한 전류 THD가 낮은
것을 확인하였다.
그림. 14. 전력용량별 전류 THD 비교
Fig. 14. Current THD comparison by power capacity
5. 결 론
교류전기철도 급전시스템에 적용되는 능동형 밸런서는 스코트 변압기에 발생하는 불평형을 해소하기 위해 장치이다. 능동형 밸런서는 두 개의 인버터로
구성된 Back To Back 형태로 유·무효 전력 보상기능을 가지고 있다. 본 논문에서는 능동형 밸런서에 적용되는 인버터 하드웨어 설계 및 제어
알고리즘을 제시 하였으며, 인터리빙(Interleaving) 기법에 대해 설명 하였다. 8MVA급 능동형 밸런서를 설계하여 유효전력 보상, 무효전력
보상, 유·무효 전력 동시 보상이 가능함을 시뮬레이션을 통해 증명하였다. 또한, 인터리빙 기법을 적용한 것과 적용하지 않은 능동형 밸런서 시스템의
전류 THD를 비교하여 인터리빙을 적용한 밸런서가 전류 THD가 낮은 것을 시뮬레이션을 통해 증명하였다.
향후 철도 계통 전력품질 향상에 관한 연구를 계속 진행할 것이며, 본 논문에서 제시한 방법을 활용하여 대용량 능동형 밸런서를 설계 제작하여 교류철도
급전시스템에 적용하여 실증하고자 한다.
Acknowledgements
본 연구는 2019년도 국토교통부 철도기술연구사업의 지원에 의하여 이루어진 연구로서, 관계부처에 감사드립니다.
References
Annette von Jouanne, Basudeb (Ben) Banerjee, Oct 2001, Assessment of Voltage Unbalance,
IEEE Trans. on Power Delivery, Vol. 16, No. 4, pp. -

R. Grunbaum, Sept 2000, SVC Light: a powerful means for dynamic voltage and power
quality control in industry and distribution, in Proc. of Eighth International Conference
on Power Electronics and Variable Speed Drives (IEE Conf. Publ. No. 475), pp. 18-19

Shinzo Tamai, September 2014, Novel power electronics application in traction power
supply system in Japan, in Proc. of 16th International Power Electronics and Motion
Control Conference and Exposition, Antalya, Turkey, pp. 21-24

J. Shen, J. A. Taufig, A. D. Mansell, 1997, Analytical solution to harmonic Characteristics
of traction PWM converters, IEEE Proceedings on Electronic Power Ap- plications, Vol.
144, No. 2, pp. 158-168

T. A. Meynard, H. Foch, July 1992, Multi-level conversion: high voltage choppers and
voltage-source inverters, in Proc. of Power Electronics Specialists Conference, Vol.
1, pp. 397-403

P. Hammond, Jan/Feb 1997, A new approach to enhance power quality for medium voltage
ac drives, IEEE Trans. on Industry Applications, Vol. 33, pp. 202-208

J. S. Lai, F. Z. Peng, may/june, 1996, Multilevel converters a new breed of power
converters, IEEE Trans. on Industry Applications, Vol. 32, pp. 509-517

S. B Kjaer, J. K Pedersen, F. Blaabjerg, 2005, A review of single-phase grid-connected
converters for photovoltaic modules, IEEE Trans. on Industry Applications, Vol. 41,
No. 5, pp. 1292-1306

저자소개
1984년 5월 10일생.
2012년 숭실대학교 전기공학부 졸업.
2015년 숭실대학교 전기공학부 졸업(공학석사).
2018년 ~ 현재 인텍전기전자(주) 전력전자시스템 연구소 주임 연구원
E-mail : hwkim@entecene.co.kr
1985년 11월 24일생.
2009년 전북대학교 전기전자공학부 졸업.
2011년 전북대학교 전기공학부 졸업(공학석사).
2019년 ~ 현재 인텍전기전자(주) 전력전자시스템 연구소 선임 연구원
Tel : 031-299-1779
Fax : 031-299-8401
E-mail : yrgo@entecene.co.kr
1981년 2월 8일생.
2010년 숭실대학교 전기공학과 졸업(학사).
2012년 성균관대학교 전기전자 및 컴퓨터공학부 졸업(공학석사).
2013~현재 인텍전기전자(주) 전력전자시스템 연구소 선임연구원
Tel : 031-299-8420
Fax : 031-299-8401
E-mail : mhmin@entecene.co.kr
1992년 2월 성균관대학교 전자공학과 졸업(공학사), 1992년 2월 1996년 5월 일진전기공업(주) 기술연구소.
1996년 6월 현재 인텍전기전자(주) 부사장
Tel : 031-299-8410
Fax : 031-299-8401
E-mail : tpan@entecene.co.kr
1974년 10월 23일생.
1997년 서울과학기술대학교 전기공학과 졸업.
1999년 광운대학교 대학원 전기공학과 석사졸업.
2018년 충남대학교 대학원 전기공학과 박사과정 수료.
2005년~현재 한국철도공사 선임연구원