3.1 직류 계통 고장 해석 방법

MMC 기반 중전압 직류 계통의 고장 해석 시에는 고장 상황에서 MMC의 동특성을 반영해야 한다. MMC의 고장 특성은 여러 선행 연구에서 분석된 바 있고, 직류 고장 보호는 초기 수 ms 이내에 이루어지므로 일반적으로 해당 시점에 대한 등가 모델을 적용한 고장 해석을 수행한다^[15]. 고장 초기에는 정상상태 전압 유지를 위해 저장된 커패시터 에너지가 크게 방전한다. 따라서 정상상태 커패시터 에너지를 고려하여 등가 커패시턴스 산출이 그림 2의 (a)와 같은 MMC의 직류 계통 측에서 고장이 발생했을 때, 초기 방전 시점에 대해 MMC는 그림 (b)와 같이 저항, 인덕터, 커패시터의 수동 소자만으로 이루어진 임피던스 회로로 등가화가 가능하다.

이때 등가 회로 임피던스는 암 저항 $R_{0}$, 서브모듈 도통 저항 $R_{on}$, 암 인덕턴스 $L_{a}$, 서브모듈 커패시턴스 $C_{sm}$, 암 당 서브모듈 개수 $N_{sm}$인 MMC에 대해 식 (2), (3), (4)와 같이 나타난다. 저항과 인덕턴스는 MMC 직류측 단자에서 바라본 테브난 등가 임피던스이고, 커패시턴스는 정상상태에 저장되어 있던 에너지를 기준으로 산출한 등가 커패시턴스 값으로 정의된다.

다단자 구조의 MVDC 계통에서 MMC 접속 모선을 고장 등가 모델로 치환하면 그림 3과 같은 계통 임피던스 모델을 얻을 수 있다. 직류 계통 선로는 양극 선로와 음극 선로로 구성되고, 고장 지점에서는 고장 임피던스 Zf가 극간에 형성된다. 본 논문에서는 큰 고장 전류를 유발하는 금속성 단락 고장(Metallic fault)를 가정하고 일반화된 상태공간 모델을 도출하였다. 각각의 MMC 모선은 등가 임피던스 모델로 나타나고, 모선 전류는 해당 모선에 접속된 인접 선로의 총합으로 나타난다.

계통 임피던스 모델의 MMC 접속 모선은 MMC 고장 임피던스 모델로 구성되고, MMC 개수만큼의 커패시터 전압이 회로 상태변수로 존재한다. 또한 고장 계통 선로 전류도 상태변수로 존재하고, 전압 전류 상태변수에 대한 상태공간 모델을 수립하여 고장 전류를 계산할 수 있다^[8]. 본 논문에서는 커패시터 전압 및 선로 전류 상태변수 벡터를 각각 u, i 로 정의하고 회로에 대한 방정식을 정리하여 최종적으로 상태변수 벡터 x (x = [u i]T)에 대한 상태공간 모델을 수립하였다. 그림 4와 같이 각각의 선로에 대해서는 접속 모선 임피던스, 양극 및 음극 선로, 단자 임피던스로 이루어진 폐회로가 구성되고, 폐회로 내 선로 전류 성분에 대한 KVL 방정식을 수립할 수 있다. 임의의 단자 k와 j 사이 선로 전류에 대한 KVL 방정식은 식 (5)와 같이 수립된다.

식 (5)는 선로 전류 변수와 대응되는 개수만큼 수립된다. 전체 계통에 대한 행렬 방정식은 계통 구조를 나타내는 결합 행렬(incidence matrix) Ats와 임피던스 행렬을 정의하여 나타낼 수 있다. Ats는 식 (6)과 같이 정의되며, 각 행은 대응하는 선로 별로 접속된 단자를 나타낸다. 해당 단자가 선로의 시작점일 경우 1, 선로의 종단점일 경우 –1의 값을 갖는다.

각 단자에 흐르는 모선 전류는 해당 모선에 접속한 선로 전류의 총합으로, (7)과 같이 나타낼 수 있다.

또한, 계통에 대한 임피던스 행렬을 (8)-(12)와 같이 정의하였다.

임피던스 행렬은 대각행렬로, Ci는 i번째 단자 MMC 등가 커패시턴스, Ri는 i번째 단자 MMC 등가 저항, Li는 i번째 단자 MMC 등가 인덕턴스, Rbi는 i번째 선로 저항, Lbi는 i번째 선로 인덕턴스이다. 고장 계통의 모선 개수가 n개, 양극 선로 개수가 b개일 때 CinvI, RI, LI는 각 행에 대응하는 모선의 임피던스 값을 가지는 n×n 크기의 행렬로 정의되고 RbI, LbI는 각 행에 대응하는 선로의 임피던스 값을 가지는 b×b 크기의 행렬로 정의된다.

KVL 루프에 포함되는 전류 성분에 대한 임피던스 행렬 R과 L을 (13), (14)와 같이 정의하면 (5)의 식은 (15)와 같은 전체 회로에 대한 행렬식으로 확장할 수 있다.

MMC 등가 모델이 적용된 단자의 커패시터에서는 전압에 대한 방정식을 식 (16)과 같이 수립할 수 있다.

(8)의 모선 커패시턴스 행렬을 사용해 (16)의 식은 전체 회로에 대해 (15)의 행렬식으로 확장할 수 있다.

식 (15)와 (17)을 결합하면 결과적으로 (18)과 같은 고장 상태 공간 모델을 수립할 수 있다. 이때 행렬의 크기는 n과 b의 합이 p일 때 p×p로 나타난다.

고장 전류의 수학적 표현식은 상태공간 모델로 얻어진 행렬 연립 미분 방정식을 풀어 도출할 수 있다. (18)과 같은 행렬 미분 방정식은 특성 행렬 A를 갖는 1차 상미분방정식(ODE)로, 시간에 대한 함수로 나타나는 x의 해를 도출할 수 있다. p개의 연립 미분 방정식의 해로 나타나는 전류 표현식은 p개의 항으로 이루어진 다항 지수함수로, 각각의 항은 대응하는 계수, 고유치, 고유 벡터로 구성된다. 특성 행렬 A의 고유치가 λ, 고유 벡터가 K일 때 λ와 K는 (19)와 (20)을 통해 도출할 수 있다.

결과적으로 얻어지는 고장 전류 표현식은 (21)과 같다. 이때 x벡터의 앞 n개의 성분은 전압에 관한 표현식이므로, n+1에서 n+b까지의 b개 성분이 고장 전류에 대한 표현식으로서 얻어진다.

이때, 각 항에 대응하는 계수 ci로 이루어진 벡터 c는 고장 계통 정상상태 값으로 얻어지는 초기값을 이용하여 (22)와 같이 구할 수 있다.

3.2 FCL 최소 리액턴스 산정 알고리즘

본 논문에서는 DC 고장 전류 계산 결과에 기반하여 DC FCL에 최소한으로 요구되는 리액턴스 값을 산정하는 알고리즘을 제안한다. 해당 알고리즘은 신속한 DC 고장 계산에 기반하여 FCL 리액턴스 값에 따른 고장 전류를 모선전류 조건을 만족할 때까지 반복적으로 검토하여 최소 리액턴스 값을 산출한다. 제안하는 알고리즘의 순서도는 그림 5와 같다.

우선 계통 정보 및 고장 시나리오를 입력받고, 해당 시나리오에서의 컨버터 고장 임피던스 및 선로 파라미터, FCL 파라미터를 반영하여 전체 시스템의 임피던스 행렬을 구성한다. 이후 앞서 3.1절에서 서술한 바와 같이 상태공간 모델의 행렬 A를 정의하여 모선 별 고장 전류 최대값을 산출하고, 해당 값이 모선 허용 전류 조건을 만족하는지 검토한다. 해당 단계에서 허용 전류 조건을 위반하는 모선이 있을 경우 위반 모선에 접속된 선로 중 고장 전류가 가장 큰 선로부터 FCL 리액턴스 값을 증가시키고, 갱신된 파라미터 기준의 고장 전류 계산을 반복적으로 수행한다. 모든 모선 고장 전류가 허용 전류 조건을 만족할 때 반복을 종료하고, 확정된 최소 FCL 리액턴스 값을 출력한다.

제안한 반복 기반 리액턴스 산출 알고리즘은 고장 전류가 허용치를 초과하는 선로에 대해 리액턴스를 점진적으로 증가시키며 수렴하는 구조를 가진다. 초기 리액턴스 값은 모든 선로에서 0 mH로 설정하였으며, 이는 직류 차단기 직렬 인덕터가 존재하지 않는 상태에서 가장 큰 고장 전류가 발생하므로 보호가 필요한 선로를 보수적으로 식별하기 위함이다. 또한 본 알고리즘은 고장 전류가 허용치를 만족할 때까지 리액턴스를 단조 증가시키는 구조를 가지므로 초기값이 최종 수렴점 이하에서 설정되는 한 초기값 자체는 수렴 여부나 최종 해에 영향을 미치지 않으며, 보다 큰 초기값을 설정하는 경우에도 동일한 해로 수렴함을 확인하였다.

4.1 모델 구성

테스트 계통 단선도는 그림 6과 같고, 모델 파라미터는 표 1-4와 같다. MMC 기반 4모선 그물형 모델을 구성하여 단일 선로 고장 시 인근 선로들의 영향이 잘 반영되어 계산되었는지 검증이 가능하도록 하였다. 또한 직류 차단기 기반의 선택적 차단이 가능한 보호 시스템 설계를 위해 차단기 및 FCL은 선로 양단에 상정하였고, 선로의 양극 및 음극에 각 2개씩 존재하도록 설계하였다. 표 1은 계통의 정격 전압, 표 2는 컨버터의 제어 파라미터를 나타낸다. 표 3은 직류 망 선로 파라미터를 나타내고, 표 4는 MMC 파라미터를 나타낸다. 4개 MMC 파라미터는 동일하게 구성하였다.

4.2 알고리즘을 통한 FCL 최소 리액턴스 산출 결과

그림 7과 8은 선로 1에서 발생한 금속성 단락 고장에 대해 제안된 알고리즘을 적용하여 산출한 FCL 리액턴스 값을 계통에 반영한 후, 알고리즘을 통해 도출된 각 모선의 고장 전류 파형을 나타낸다.

FCL 리액턴스 설계 기준은 계전기 및 차단기 통신/개방 지연에 따라 달라지므로, 본 연구에서는 다양한 보호 지연 조건에서의 고장 전류 억제 성능을 검토하였다. 하이브리드 DC 차단기의 경우 일반적으로 개방 시간이 1.2-3ms 범위이므로^[14], 본 논문에서는 통신 및 계전기 지연을 고려하여 1ms 및 5ms 보호 지연 조건에서 알고리즘 적용 가능성을 검토하였다. 그림 7과 8은 각각 1ms와 5ms 지연 조건에서의 리액턴스 설계 결과 전류 파형을 나타낸다. (a)-(d)는 각각 선로 1-4에서 발생하는 고장 전류 파형을 나타내며, 지연 시간별 차단기 동작 시점에서의 고장 전류값을 그림에 함께 표시하였다. 고장 전류가 가장 크게 발생하는 선로 1의 경우, 알고리즘 내에서 리액턴스 값이 반복적으로 증가하면서 고장 전류가 점차 저감되었고, 최종적으로 1.497pu에 도달하여 컨버터 허용 전류 기준인 1.5pu를 만족하는 지점에서 수렴하였다. 이때 나머지 모든 선로의 고장 전류 역시 허용값 이내로 억제됨을 확인할 수 있었다.

표 5와 6은 알고리즘을 통해 도출된 각 선로의 출발 모선 및 도착 모선 측 FCL 리액턴스 값을 나타낸다. 표 7과 8은 해당 리액턴스 값을 적용했을 때 알고리즘 기반 계산 결과 및 EMT 시뮬레이션 결과의 고장 전류값을 비교한 것이다. 차단 딜레이 1ms 조건에서 고장 전류가 가장 크게 발생한 선로 1과 2에 대해서는 각각 1.54pu의 시뮬레이션 결과가 도출되었으며, 알고리즘 계산값은 1.50pu 및 1.48pu로 나타나, 오차율은 각각 2.6% 와 3.9%로 나타났다. 차단 딜레이 5ms 조건에서는 선로 1과 2에 대해 각각 1.488pu 및 1.542pu의 시뮬레이션 결과가 도출되었으며, 오차율은 각각 –0.77%와 3.48%로 나타났다. 이를 통해 제안된 알고리즘의 설계가 적절하고, 리액턴스 적용 시의 고장 전류 또한 4% 이내의 낮은 오차율로 정확하게 계산되었음을 확인하였다.

실제 컨버터 보호를 위한 허용전류는 1.5 pu로 설정하였다. 그러나 제안된 알고리즘의 고장 전류 계산 과정에서는 MMC를 등가 모델로 간소화하여 해석함에 따라 약 4% 수준의 오차가 발생하였다. 이는 상대적으로 작은 수준의 오차이지만, 양의 방향으로 오차가 발생하여 EMT 시뮬레이션 상에서는 고장 전류가 허용치를 다소 초과하는 결과로 확인되었다. 실제 계통에 보호 설계를 적용하는 경우, 설비 보호 관점에서 허용전류는 절대 초과하지 않도록 보장되어야 하며, 따라서 알고리즘을 활용한 리액턴스 산출 시 계산 오차에 대한 여유값을 포함한 제한 조건 설정이 필요하다. 따라서 실제 설계에 적용할 경우 알고리즘 내부 허용 전류 제한 조건을 설계 기준보다 3-5% 낮게 보수적으로 설정하여 오차를 상쇄할 수 있는 설계 마진 확보가 필요하다.