• 대한전기학회
Mobile QR Code QR CODE : The Transactions of the Korean Institute of Electrical Engineers
  • COPE
  • kcse
  • 한국과학기술단체총연합회
  • 한국학술지인용색인
  • Scopus
  • crossref
  • orcid

  1. Dept. of Electrical Engineering, Gyeongsang National University, Republic of Korea. E-mail : aldalddldoql@gnu.ac.kr, jin001005@gnu.ac.kr



LLC Resonant Converter, Adaptive Dead-time, Zero Voltage Switching, Body-Diode Conduction Loss, Time-Domain Analysis

1. 서 론

최근 화석연료 사용에 따른 환경문제와 온실가스 배출 저감에 대한 요구가 증가함에 따라 전기자동차 및 신재생에너지 시스템을 중심으로 전력변환장치의 적용이 확대되고 있다. 이에 따라 전력변환장치에는 높은 효율뿐만 아니라 소형화 및 고전력밀도가 요구되고 있으며 이를 위해 스위칭 주파수를 높이는 고주파 전력변환 기술이 활발히 연구되고 있다. 그러나 스위칭 주파수가 증가할수록 반도체 스위치에서 발생하는 스위칭 손실이 증가하여 시스템 효율이 저하될 수 있으므로 이를 저감하기 위한 소프트 스위칭 기술이 중요하다. LLC 공진형 컨버터는 공진탱크의 특성을 이용하여 1차측 스위치의 영전압 스위칭(Zero Voltage Switching, ZVS)과 2차측 정류기의 영전류 스위칭(Zero Current Switching, ZCS)을 달성함으로써 높은 효율과 전력밀도를 확보할 수 있어 다양한 절연형 DC/DC 전력변환 시스템에 널리 적용되고 있다[1- 3].

LLC 공진형 컨버터에서 1차측 스위치의 ZVS 동작을 안정적으로 확보하기 위해서는 적절한 데드타임의 설정이 중요하다. 데드타임이 너무 짧은 경우 1차측 스위치의 기생 커패시턴스가 완전히 방전되기 전에 다음 구간의 스위치가 턴온되어 ZVS 동작을 달성하지 못하고 턴온 손실이 발생한다. 반면 데드타임이 너무 긴 경우에는 기생 커패시턴스가 완전히 방전된 이후에도 공진전류가 스위치 내부의 바디 다이오드를 통해 흐르므로 바디 다이오드 도통 손실이 발생한다. 따라서 LLC 공진형 컨버터의 데드타임은 ZVS를 확보할 수 있을 만큼 충분히 길면서도 ZVS 달성 이후 발생하는 바디 다이오드 도통 구간을 최소화할 수 있도록 설정되어야 한다. 그러나 기존의 LLC 공진형 컨버터의 데드타임 설계에 관한 연구에서는 주로 ZVS 동작을 달성하는 것에 초점을 맞춰 충분한 데드타임을 산정하는 방식이 주로 사용되어 왔다[4- 5]. 실제로 G. Y. Lee 등 [6]에서는 안정적인 ZVS 동작을 확보하기 위해 1,000 ns의 고정 데드타임을 적용하였으며 이러한 방식은 ZVS를 확보하는 데에는 효과적이지만 운전조건에 따라 실제 요구되는 데드타임보다 과도한 시간이 설정될 수 있고 이에 따라 불필요한 바디 다이오드 도통 손실이 증가할 수 있다. 이에 운전조건에 따라 데드타임을 동적으로 조절하여 ZVS 동작을 유지하면서 불필요한 바디 다이오드 도통 손실을 저감하기 위한 적응형 데드타임에 대한 연구가 제안되어 왔다. Y. Wei 등 [7]에서는 미리 계산된 운전조건별 최적 데드타임을 룩업 테이블(Lookup Table, LUT)로 구성하고 입력전압과 스위칭 주파수를 이용하여 운전조건에 따라 데드타임을 조절함으로써 바디 다이오드 도통 구간을 감소시키고 컨버터의 효율을 향상시켰다. 그러나 해당 방법은 부하 변동 혹은 입력전압 변화와 같은 과도상태에서는 LUT를 해제하고 큰 고정 데드타임 값을 적용한다는 점에서 한계가 있다. 또한 C. Sun 등 [8]에서는 MOSFET의 드레인-소스 전압을 검출하여 ZVS 달성 여부와 바디 다이오드 도통 여부를 판단하고 그 결과에 따라 다음 스위칭 주기의 데드타임을 증가, 감소 또는 유지하는 적응형 데드타임 기법을 제안하였다. 해당 방법은 별도의 데드타임 계산 없이 운전조건에 따라 최적 데드타임을 탐색할 수 있다는 장점이 있으나 스위치의 $V_{ds}$ 상태를 검출하기 위한 추가적인 비교 회로가 요구되기에 구현 복잡성이 늘어난다는 단점이 있다.

한편 ZVS 달성에 필요한 데드타임을 해석적으로 산정하기 위한 연구도 수행되어왔다. R. Ren 등 [9]에서는 회로에 포함된 많은 기생 커패시턴스를 고려하여 ZVS를 위한 데드타임을 산정하였다. 그러나 데드타임 동안 변화하는 공진전류를 반영하지 않고 자화전류 최대값을 사용하여 실제 ZVS 달성에 필요한 데드타임과는 차이를 보였다. 또한 U. Kundu 등 [10]에서도 자화전류 최대값을 이용하여 ZVS 달성에 필요한 데드타임을 계산한다. 이러한 방법은 ZVS 보장을 위한 설계 기준을 제시함에 있어서 간단하고 유용하지만 마찬가지로 데드타임 동안 변화하는 공진전류를 고려하지 않기 때문에 실제 스위칭 과정의 충·방전 특성을 정확하게 반영하기에 한계가 있다. 따라서 입력전압 및 부하조건에 따라 ZVS 달성에 필요한 데드타임을 운전점별로 산정하는 데 어려움이 있다.

본 논문에서는 스위치 턴오프 시점에서의 공진전류를 이용하여 해당 운전조건에서 요구되는 데드타임을 직접 산정하고, 이를 기반으로 하는 적응형 데드타임 알고리즘을 제안한다. 데드타임 동안 변화하는 공진전류와 스위치 기생 커패시턴스의 충·방전 특성을 고려하기 위해 시간 영역 분석(Time Domain Analysis, TDA)을 기반으로 하여 운전조건에 따라 ZVS 달성에 필요한 시간에 대한 해석식을 유도하였다. 또한 다양한 입력전압 및 부하조건에서 PSIM 시뮬레이션을 통해 측정한 값과 유도된 해석식으로부터 계산된 값을 비교하여 수식의 타당성을 검증하였다. 이후 고정 데드타임 방식과 제안하는 적응형 데드타임 알고리즘을 적용했을 때의 바디 다이오드 도통 손실과 전체 스위치 손실을 비교함으로써 제안하는 알고리즘의 유효성을 검증하였다. 특히 경부하 조건에서는 출력전력이 작아 전체 스위치 손실 중 바디 다이오드 도통 손실의 비중이 상대적으로 증가하여 제안하는 알고리즘에 의한 손실 저감 효과는 경부하 조건에서 더욱 크게 나타남을 확인하였다.

2. LLC 공진형 컨버터의 데드타임 동작 분석

2.1 LLC 공진형 컨버터의 회로 구성

그림 1 기생 커패시턴스를 포함한 LLC 공진형 컨버터 회로도

Fig. 1 Circuit diagram of an LLC resonant converter with parasitic capacitance

../../Resources/kiee/KIEE.2026.75.10.2781/fig1.png

그림 1은 회로에 포함된 다양한 기생 커패시턴스를 고려한 LLC 공진형 컨버터의 회로도를 나타낸다. 회로에는 1차측 스위치 $Q_1$과 $Q_2$의 기생 커패시턴스 $C_{ossp1}$ 및 $C_{ossp2}$뿐만 아니라 변압기 권선의 기생 커패시턴스 $C_w$, 2차측 정류 다이오드의 기생 커패시턴스 $C_{osss1}$~$C_{osss4}$가 포함된다. 이러한 기생 커패시턴스는 스위칭 구간에서 공진전류의 경로 및 전압 변화에 영향을 미치며 스위치의 기생 커패시턴스는 데드타임 동안 ZVS가 형성되는 과정에 가장 직접적인 영향을 미친다.

또한 본 논문에서는 그림 1과 같이 1차측 스위치를 하프 브릿지(Half-bridge)로 구성하며 공진 커패시터 $C_r$을 상단 공진 커패시터 $C_{r1}$과 하단 공진 커패시터 $C_{r2}$로 분할한 스플릿(Split) 공진 커패시터 구조의 LLC 공진형 컨버터를 채택한다. 해당 구조에서는 상·하단의 공진 커패시터에 흐르는 전류의 크기가 공진 인덕터 전류의 절반이므로 각 공진 커패시터에 가해지는 전류 스트레스를 감소시킨다는 장점이 있다.

2.2 데드타임 구간의 ZVS 동작 및 바디 다이오드 도통 손실

LLC 공진형 컨버터의 1차측 공진 전류 $i_{Lr}$은 데드타임 동안 스위치의 기생 커패시턴스를 충·방전시킴으로써 다음 스위칭 구간에서 턴온되는 스위치의 ZVS 동작을 자연스럽게 달성하도록 한다. 그러나 설정된 데드타임이 스위치 기생 커패시턴스의 충·방전에 필요한 시간보다 짧은 경우 다음 반주기에 켜질 스위치가 턴온되는 시점까지 스위치 양단 전압이 완전히 0 V로 감소하지 못하므로 이 경우 잔류 전압으로 인한 턴온 손실이 발생하며 ZVS를 달성하지 못한다. 그림 2는 공진주파수 이하 영역에서의 LLC 공진형 컨버터의 주요 동작 파형으로 그림 2(a)는 해당 영역에서의 정상상태 동작 파형이며 그림 2(b)는 그림 2(a)의 데드타임 구간인 $t_0$~$t_2$ 구간을 확대한 파형이다. 이 경우 데드타임은 $C_{ossp}$가 충·방전되어 $V_{ds,Q1}$이 0 V에 도달하기까지 필요한 시간인 $t_{zvs}$($t_0$~$t_1$)보다 과도하게 길다. 따라서 $V_{ds,Q1}$이 0 V로 감소한 이후에도 $i_{Lr}$이 스위치의 바디 다이오드를 통해 흘러 바디 다이오드 도통 손실이 발생하게 되며 이러한 바디 다이오드 도통 손실은 $t_1$~$t_2$의 도통 시간이 증가할수록 증가한다. 이는 LLC 공진형 컨버터의 ZVS 동작 및 바디 다이오드 도통 손실이 데드타임의 설정과 밀접한 관계를 가진다는 것을 시사한다. 또한 그림 2(b)로부터 ZVS를 보장하면서 불필요한 바디 다이오드 도통 손실을 최소화하기 위해서는 데드타임을 $t_{zvs}$보다 크면서 $t_{zvs}$에 최대한 가깝게 유지하여야 한다. 따라서 전체 운전영역에서 ZVS를 보장하면서 바디 다이오드 도통 손실을 최소화하기 위해서는 운전조건에 따라 변화하는 $t_{zvs}$를 적절하게 산정하고 이에 대응하여 데드타임을 설정하는 것이 중요하다.

그림 2 공진점 이하 영역에서의 LLC 공진형 컨버터 동작 파형 (a) 정상상태 동작 파형, (b) 데드타임 구간(t0~t2) 확대 파형

Fig. 2 Operating waveforms in the below resonance region (a) steady-state waveforms and (b) enlarged waveforms during the t0~t2 interval

../../Resources/kiee/KIEE.2026.75.10.2781/fig2.png

3. 시간 영역 분석 기반 tzvs 유도

본 절에서는 그림 2와 같은 공진점 이하 영역에서의 동작 파형을 구간별로 나누어 분석하는 TDA 해석을 기반으로 하여 $t_0$~$t_1$ 구간에서의 공진전류 파형에 대한 수식을 도출한다. 이후 이를 스위치의 기생 커패시터 전압 변화식에 반영하여 입력전압과 부하조건에 따른 공진전류의 변화와 기생 커패시턴스의 충·방전 특성을 고려한 $t_{zvs}$ 계산식을 유도한다.

3.1 t0~t1 구간의 tzvs

그림 3 데드타임 구간에서의 등가회로 (a) t0~t1 구간의 등가회로, (b) 상단 루프 등가회로

Fig. 3 Equivalent circuits during the dead-time interval (a) equivalent circuit during the t0~t1 interval and (b) equivalent circuit of the upper loop

../../Resources/kiee/KIEE.2026.75.10.2781/fig3.png

그림 3은 데드타임 구간에서의 등가회로로 그림 3(a)는 그 중 그림 2의 $t_0$~$t_1$ 구간에 대한 등가회로를 나타낸다. 해당 구간은 스위치의 기생 커패시턴스가 충·방전되는 매우 짧은 시간 구간이므로 그림 2(b)에서와 같이 $t_0$와 $t_1$ 시점에서의 상·하단 공진 커패시터의 전압 변화가 매우 작다고 가정할 수 있다. 이에 따라 $t_0$~$t_1$ 구간에서의 상·하단 공진 커패시터 전압을 각 전압원 $V_{Cr10}$, $V_{Cr20}$으로 나타낼 수 있고 여기서 $V_{Cr10}$ 및 $V_{Cr20}$은 각각 $t_0$ 시점에서의 상·하단 커패시터 전압을 의미한다. 또한 동일한 구간에서 자화전류 $i_{Lm}$의 변화 역시 매우 작다고 가정하면 해당 구간에서의 자화전류를 전류원 $I_{Lm0}$로 나타낼 수 있고 이는 $t_0$ 시점에서의 자화전류를 의미한다. 한편 $C_{eq}$는 변압기 권선의 기생 커패시턴스와 2차측 정류 다이오드의 기생 커패시턴스를 1차측으로 환산하여 합산한 등가 커패시턴스를 나타낸다.

$t_0$~$t_1$ 구간의 경우 다음 반주기에 턴온되는 상단 스위치 $Q_1$의 ZVS 동작을 달성하기 위해서 $C_{ossp1}$이 방전된다. 따라서 해당 구간에서는 그림 3(b)의 상단 루프의 등가회로를 기준으로 하여 $t_{zvs}$ 관련 수식을 유도한다. 상단 루프에 키르히호프 전압 법칙(Kirchhoff’s Voltage Law, KVL)을 적용하면 식 (1)과 같이 나타낼 수 있다.

(1)
$V_{Cr10} - v_{Cossp1}(t) - L_r \cdot \dfrac{d i_{Lr}(t)}{dt} - v_{Ceq}(t) = 0$

여기서 $v_{Cossp1}$은 상단 스위치의 기생 커패시터 전압을 나타낸다. 또한 식 (1)의 양변을 시간에 대해 미분하면 식 (2)를 얻을 수 있다.

(2)
$\dfrac{d v_{Cossp1}(t)}{dt} + L_r \cdot \dfrac{d^2 i_{Lr}(t)}{dt^2} + \dfrac{d v_{Ceq}(t)}{dt} = 0$

또한 노드 A와 노드 C에서 각각 키르히호프 전류 법칙(Kirchhoff’s Current Law, KCL)을 적용하면 $C_{ossp1}$ 및 $C_{eq}$의 전압 변화율에 대한 식을 식 (3), (4)와 같이 나타낼 수 있다.

(3)
$\dfrac{d v_{Cossp1}(t)}{dt} = \dfrac{1}{C_{ossp1} + C_{ossp2}} \cdot i_{Lr}(t)$
(4)
$\dfrac{d v_{Ceq}(t)}{dt} = \dfrac{1}{C_{eq}} \cdot [i_{Lr}(t) - I_{Lm0}]$

이후 식 (3), (4)를 식 (2)에 대입한 후 정리하면 공진전류 $i_{Lr}(t)$에 대한 2차 미분방정식을 식 (5)와 같은 형태로 얻을 수 있다.

(5)
$\dfrac{d^2 i_{Lr}(t)}{dt^2} + \dfrac{1}{L_r \cdot \left(\dfrac{C_{ossp} \cdot C_{eq}}{C_{ossp} + C_{eq}}\right)} \cdot i_{Lr}(t) = \dfrac{I_{Lm0}}{L_r \cdot C_{eq}}$

여기서 $C_{ossp}$는 상·하단 스위치 기생 커패시턴스의 합으로 $C_{ossp} = C_{ossp1} + C_{ossp2}$로 정의된다. 또한 식 (5)로부터 $i_{Lr}(t)$에 대한 일반해를 식 (6)과 같이 얻을 수 있다.

(6)
$i_{Lr}(t) = k_1 \cos[\omega_0(t - t_0)] + k_2 \sin[\omega_0(t - t_0)] + \left(\dfrac{C_{ossp}}{C_{ossp} + C_{eq}}\right) \cdot I_{Lm0}$

여기서 $k_1$과 $k_2$는 회로의 초기조건에 의해 결정되는 미정계수이며 $\omega_0$는 공진 각주파수로 식 (7)과 같이 정의된다.

(7)
$\omega_0 = \dfrac{1}{\sqrt{L_r \cdot \left(\dfrac{C_{ossp} \cdot C_{eq}}{C_{ossp} + C_{eq}}\right)}}$

그림 2(b)에서 확인할 수 있듯이 $t_0$ 시점에서 공진전류와 자화전류의 차이가 매우 작으므로 해석의 단순화를 위해 $i_{Lr}(t_0) = i_{Lm}(t_0) = I_{Lm0}$라고 가정하면 식 (6)으로부터 $k_1$은 식 (8)과 같이 얻을 수 있다.

(8)
$k_1 = \left(\dfrac{C_{eq}}{C_{ossp} + C_{eq}}\right) \cdot I_{Lm0}$

또한 식 (6)을 시간에 대해 미분한 후 이를 앞선 식 (1)에 대입하고 $t_0$ 시점에 대해 정리하면 $k_2$를 식 (9)와 같이 얻을 수 있다.

(9)
$k_2 = \dfrac{V_{Cr10} - V_{in}}{\omega_0 \cdot (L_r + L_m)}$

따라서 식 (8), (9)를 식 (6)에 대입하면 $t_0$~$t_1$ 구간에서의 공진전류 $i_{Lr}(t)$를 식 (10)과 같이 나타낼 수 있으며 앞선 $i_{Lr}(t_0) = i_{Lm}(t_0) = I_{Lm0}$의 가정을 통해서 식 (10)에서의 $I_{Lm0}$를 턴오프 시점에서의 공진전류 $I_{Lr-off}$로 치환하면 식 (11)과 같이 정리할 수 있다.

(10)
$i_{Lr}(t) = \left(\dfrac{C_{eq}}{C_{ossp} + C_{eq}}\right) \cdot I_{Lm0} \cos[\omega_0(t - t_0)] + \left(\dfrac{V_{Cr10} - V_{in}}{\omega_0 \cdot (L_r + L_m)}\right) \cdot \sin[\omega_0(t - t_0)] + \left(\dfrac{C_{ossp}}{C_{ossp} + C_{eq}}\right) \cdot I_{Lm0}$
(11)
$i_{Lr}(t) = \left(\dfrac{C_{eq}}{C_{ossp} + C_{eq}}\right) \cdot I_{Lr-off} \cos[\omega_0(t - t_0)] + \left(\dfrac{V_{Cr10} - V_{in}}{\omega_0 \cdot (L_r + L_m)}\right) \cdot \sin[\omega_0(t - t_0)] + \left(\dfrac{C_{ossp}}{C_{ossp} + C_{eq}}\right) \cdot I_{Lr-off}$

그리고 식 (3)에 대해 양변을 $t_0$부터 임의의 시점 $t$ 구간에 대해 적분한 후 상단 스위치 $Q_1$의 기생 커패시터 전압 $v_{Cossp1}(t)$에 대해 정리하면 식 (12)와 같다.

(12)
$v_{Cossp1}(t) = v_{Cossp1}(t_0) + \dfrac{1}{C_{ossp}} \int_{t_0}^{t} i_{Lr}(\lambda) d\lambda$

여기서 $t_0$ 시점에서의 상단 스위치 $Q_1$은 OFF 상태이며 상단 스위치의 기생 커패시터 양단에는 입력전압 $V_{in}$이 인가되어 있으므로 $v_{Cossp1}(t_0) = V_{in}$으로 둘 수 있다. 이후 식 (11)을 식 (12)에 대입하고 적분하면 $t_0$부터 임의의 시점 $t$ 구간에서의 상단 스위치의 기생 커패시터 전압 $v_{Cossp1}(t)$를 식 (13)과 같이 나타낼 수 있다.

(13)
$v_{Cossp1}(t) = V_{in} - \dfrac{V_{Cr10} - V_{in}}{\omega_0^2 \cdot C_{ossp} \cdot (L_m + L_r)} \cdot \cos[\omega_0 \cdot (t - t_0)] + \dfrac{C_{eq} \cdot I_{Lr-off}}{\omega_0 \cdot C_{ossp} \cdot (C_{ossp} + C_{eq})} \cdot \sin[\omega_0 \cdot (t - t_0)] + \dfrac{I_{Lr-off}}{C_{ossp} + C_{eq}} \cdot (t - t_0) + \dfrac{V_{Cr10} - V_{in}}{\omega_0^2 \cdot C_{ossp} \cdot (L_m + L_r)}$

해당 구간에서 상단 스위치 $Q_1$이 ZVS 조건에서 켜지기 위해서는 게이트 신호가 인가되기 전에 $Q_1$의 드레인-소스 전압 즉, $Q_1$의 기생 커패시터 전압이 0 V에 도달하여야 한다. 따라서 $t_1$에서의 ZVS 조건은 식 (14)와 같이 정의된다.

(14)
$v_{Cossp1}(t_1) = 0$

식 (14)로부터 $t_1 - t_0 = t_{zvs}$이므로 이를 식 (15)와 같이 나타낼 수 있다.

(15)
$V_{in} - \dfrac{V_{Cr10} - V_{in}}{\omega_0^2 \cdot C_{ossp} \cdot (L_m + L_r)} \cdot \cos(\omega_0 \cdot t_{zvs}) + \dfrac{C_{eq} \cdot I_{Lr-off}}{\omega_0 \cdot C_{ossp} \cdot (C_{ossp} + C_{eq})} \cdot \sin(\omega_0 \cdot t_{zvs}) + \dfrac{I_{Lr-off}}{C_{ossp} + C_{eq}} \cdot t_{zvs} + \dfrac{V_{Cr10} - V_{in}}{\omega_0^2 \cdot C_{ossp} \cdot (L_m + L_r)} = 0$

식 (15)의 경우 $t_{zvs}$에 대한 초월함수의 형태이므로 직접적으로 해를 구하기 어렵다. 일반적으로 수치해석법을 통해 해를 구할 수 있으나 이 경우 실시간 제어기에서 직접 계산하기에는 연산 부담이 크기 때문에 적응형 데드타임에 적용하기에는 적합하지 않다. 따라서 본 논문에서는 삼각함수에 2차 매클로린 급수 근사를 적용하여 $t_{zvs}$에 대한 간단한 해석식을 도출한다. 식 (16)은 식 (15)에 매클로린 급수 근사를 적용한 후 정리한 식이며 이 경우 $t_{zvs}$에 대한 2차 방정식을 얻을 수 있다. 이후 근의 공식을 통해 $t_{zvs}$에 대한 해를 식 (17)과 같은 형태로 도출할 수 있다.

(16)
$\dfrac{V_{Cr10} - V_{in}}{2 C_{ossp} (L_m + L_r)} t_{zvs}^2 + \dfrac{I_{Lr-off}}{C_{ossp}} t_{zvs} + V_{in} = 0$
(17)
$t_{zvs} = \dfrac{-B \pm \sqrt{B^2 - 4A \cdot V_{in}}}{2A}$

식 (16)로부터 식 (17)에서의 A와 B는 각각 식 (18), (19)로 정의된다.

(18)
$A = \dfrac{V_{Cr10} - V_{in}}{2 C_{ossp} (L_m + L_r)}$
(19)
$B = \dfrac{I_{Lr-off}}{C_{ossp}}$

식 (17)에서 알 수 있듯이 $t_{zvs}$는 $I_{Lr-off}$에 직접적인 영향을 받는다. $I_{Lr-off}$가 증가할수록 기생 커패시터의 충·방전 속도는 증가하여 $t_{zvs}$는 감소하는 경향을 나타내며 반대로 $I_{Lr-off}$가 감소할수록 $t_{zvs}$는 증가한다. 또한 식 (17)에서는 $t_0$ 시점에서의 상단 공진 커패시터 전압 $V_{Cr10}$이 포함되므로 운전조건에 따른 $t_{zvs}$를 계산하기 위해서는 $V_{Cr10}$에 대한 해석식이 필요하다. 따라서 다음 절에서는 $t_2$~$t_3$ 구간에서의 등가회로를 해석함으로써 $V_{Cr10}$을 운전조건에 대한 함수로 도출한다.

3.2 t2~t3 구간의 VCr10

그림 4 t2~t3 구간의 등가회로

Fig. 4 Equivalent circuit during the t2~t3 interval

../../Resources/kiee/KIEE.2026.75.10.2781/fig4.png

그림 4는 $t_2$~$t_3$ 구간에서의 등가회로를 나타낸다. 해당 구간에서는 2차측 정류 다이오드가 도통하여 에너지가 출력측으로 전달되는 구간으로 자화 인덕터 양단에는 2차측 출력전압을 1차측으로 환산한 $n V_{out}$이 인가된다. 따라서 $C_{r1}$, $L_r$, $L_m$로 구성되는 루프에 대해 KVL을 적용하면 식 (20)과 같이 나타낼 수 있다.

(20)
$L_r \cdot \dfrac{d i_{Lr}(t)}{dt} = v_{Cr1}(t) - n \cdot V_{out}$

또한 공진 커패시터의 전류-전압 관계식으로부터 $i_{Lr}(t)$와 $v_{Cr1}(t)$의 관계를 식 (21)과 같이 나타낼 수 있으며 해당 식을 시간에 대해 미분하면 식 (22)을 얻을 수 있다. 또한 여기서 $C_r$은 상·하단 공진 커패시턴스를 합산한 값으로 $C_r = C_{r1} + C_{r2}$ 로 정의된다.

(21)
$i_{Lr}(t) = -C_r \cdot \dfrac{d v_{Cr1}(t)}{dt}$
(22)
$\dfrac{d i_{Lr}(t)}{dt} = -C_r \cdot \dfrac{d^2 v_{Cr1}(t)}{dt^2}$

식 (22)을 식 (20)에 대입한 후 정리하면 $t_2$~$t_3$ 구간에서의 $v_{Cr1}(t)$에 대한 2차 미분방정식을 식 (23)과 같이 얻을 수 있고 식 (23)로부터 $v_{Cr1}(t)$에 대한 일반해는 식 (24)와 같이 나타낼 수 있다. 식 (23)에서의 $\omega_1$은 공진 각주파수로 식 (25)와 같이 정의된다.

(23)
$\dfrac{d^2 v_{Cr1}(t)}{dt^2} + \omega_1^2 \cdot v_{Cr1}(t) - \omega_1^2 \cdot n \cdot V_{out} = 0$
(24)
$v_{Cr1}(t) = k_3 \cos[\omega_1(t - t_2)] + k_4 \sin[\omega_1(t - t_2)] + n \cdot V_{out}$
(25)
$\omega_1 = \sqrt{\dfrac{1}{L_r \cdot C_r}}$

참고문헌 [11]에서는 식 (24)에서의 계수 $k_3$를 입력측 전하량과 입·출력의 에너지 관계를 이용하여 식 (26)과 같이 도출하였으며 본 논문에서는 해당 결과를 이용하여 $V_{Cr10}$에 대한 수식을 유도한다.

(26)
$k_3 = \dfrac{1}{2} \cdot V_{in} - n \cdot V_{out} + \dfrac{V_{out}^2}{4 \cdot C_{r1} \cdot R_L \cdot f_s \cdot V_{in}} - \dfrac{C_{ossp2} \cdot V_{in}}{C_r}$

식 (24)로부터 $t_2$ 시점에서의 상단 공진 커패시터 전압 $V_{Cr12}$는 식 (27)과 같이 나타낼 수 있다. 또한 그림 2(b)에서 확인할 수 있듯이 $t_0$~$t_2$ 구간은 스위칭 주기에 비해 매우 짧기 때문에 해당 구간에서의 공진 커패시터 전압 변화는 거의 없다. 따라서 $V_{Cr12} \approx V_{Cr10}$이라고 가정하면 $V_{Cr10}$은 식 (26)를 식 (27)에 대입하여 식 (28)과 같이 정리하여 나타낼 수 있다.

(27)
$V_{Cr12} = k_3 + n \cdot V_{out}$
(28)
$V_{Cr10} = \dfrac{1}{2} \cdot V_{in} + \dfrac{V_{out}^2}{4 \cdot C_{r1} \cdot R_L \cdot f_s \cdot V_{in}} - \dfrac{C_{ossp2} \cdot V_{in}}{C_r}$

3.3 t4~t5 구간의 tzvs

그림 5 t4~t5 구간의 등가회로

Fig. 5 Equivalent circuit during the t4~t5 interval

../../Resources/kiee/KIEE.2026.75.10.2781/fig5.png

$t_4$~$t_5$ 구간에서는 다음 반주기에 켜지는 하단 스위치 $Q_2$의 ZVS 동작을 달성하기 위해서 $C_{ossp2}$가 방전된다. 따라서 해당 구간에서는 그림 5의 하단 루프의 등가회로를 기반으로 $t_{zvs}$ 관련 수식을 유도한다. 하단 루프에 KVL을 적용하면 식 (29)와 같이 나타낼 수 있고 여기서 $v_{Cossp2}$는 하단 스위치의 기생 커패시터 전압을 나타낸다. 또한 식 (29)를 시간에 대해 미분하면 식 (30)을 얻을 수 있으며 노드 A와 C에 각각 KCL을 적용하면 식 (31)와 식 (32)을 얻을 수 있다.

(29)
$v_{Cossp2}(t) - V_{Cr24} - L_r \cdot \dfrac{d i_{Lr}(t)}{dt} - v_{Ceq}(t) = 0$
(30)
$\dfrac{d v_{Cossp2}(t)}{dt} - L_r \cdot \dfrac{d^2 i_{Lr}(t)}{dt^2} - \dfrac{d v_{Ceq}(t)}{dt} = 0$
(31)
$\dfrac{d v_{Cossp2}(t)}{dt} = -\dfrac{1}{C_{ossp1} + C_{ossp2}} \cdot i_{Lr}(t)$
(32)
$\dfrac{d v_{Ceq}(t)}{dt} = \dfrac{1}{C_{eq}} \cdot [i_{Lr}(t) - I_{Lm4}]$

앞서 $t_0$~$t_1$ 구간에서 수행한 유도 과정과 동일하게 식 (31), (32)을 식 (30)에 대입하여 정리하면 $i_{Lr}(t)$에 대한 2차 미분방정식을 식 (33)과 같이 얻을 수 있고 이로부터 $t_4$~$t_5$ 구간에서의 공진전류 $i_{Lr}(t)$에 대한 일반해를 식 (34)와 같이 나타낼 수 있다.

(33)
$\dfrac{d^2 i_{Lr}(t)}{dt^2} + \dfrac{1}{L_r \cdot \left(\dfrac{C_{ossp} \cdot C_{eq}}{C_{ossp} + C_{eq}}\right)} \cdot i_{Lr}(t) = \dfrac{I_{Lm4}}{L_r \cdot C_{eq}}$
(34)
$i_{Lr}(t) = k_5 \cos[\omega_0(t - t_4)] + k_6 \sin[\omega_0(t - t_4)] + \left(\dfrac{C_{ossp}}{C_{ossp} + C_{eq}}\right) \cdot I_{Lm4}$

여기서 $k_5$와 $k_6$는 회로의 초기조건에 의해 결정되는 미정계수이며 $i_{Lr}(t_4) = i_{Lm}(t_4) = I_{Lm4}$라고 가정하면 식 (34)으로부터 $k_5$는 식 (35)와 같이 구할 수 있다. 또한 식 (34)를 시간에 대해 미분한 후 앞선 식 (29)에 대입하고 $t_4$ 시점에 대해 정리하면 $k_6$를 식 (36)와 같이 구할 수 있다.

(35)
$k_5 = \left(\dfrac{C_{eq}}{C_{ossp} + C_{eq}}\right) \cdot I_{Lm4}$
(36)
$k_6 = \dfrac{V_{in} - V_{Cr24}}{\omega_0 \cdot (L_r + L_m)}$

따라서 $I_{Lm4}$를 턴오프 시점에서의 공진전류 $I_{Lr-off}$로 치환하고 식 (35), (36)를 식 (34)에 대입하면 $t_4$~$t_5$ 구간에서의 공진전류 $i_{Lr}(t)$를 식 (37)과 같이 나타낼 수 있다.

(37)
$i_{Lr}(t) = \left(\dfrac{C_{eq}}{C_{ossp} + C_{eq}}\right) \cdot I_{Lr-off} \cos[\omega_0(t - t_4)] + \left(\dfrac{V_{in} - V_{Cr24}}{\omega_0 \cdot (L_r + L_m)}\right) \cdot \sin[\omega_0(t - t_4)] + \left(\dfrac{C_{ossp}}{C_{ossp} + C_{eq}}\right) \cdot I_{Lr-off}$

그리고 식 (31)에 대해 양변을 $t_4$부터 임의의 시점 $t$ 구간에 대해 적분하면 $v_{Cossp2}(t)$를 식 (38)과 같이 나타낼 수 있다.

(38)
$v_{Cossp2}(t) = v_{Cossp2}(t_4) - \dfrac{1}{C_{ossp}} \int_{t_4}^{t} i_{Lr}(\lambda) d\lambda$

이후 식 (38)에 식 (37)를 대입하고 정리하면 $t_4$부터 임의의 시점 $t$ 구간에서의 $v_{Cossp2}(t)$를 구할 수 있다. 또한 $Q_2$가 ZVS 조건에서 켜지기 위해서는 $Q_2$의 게이트 신호가 인가되기 전에 $v_{Cossp2}$가 0 V에 도달해야 한다. 따라서 이로부터 $t_5 - t_4 = t_{zvs}$이고 앞서 $t_0$~$t_1$ 구간에서와 동일하게 삼각함수에 2차 매클로린 급수 근사를 적용하면 $t_{zvs}$에 대한 2차 방정식을 식 (39)와 같이 얻을 수 있으며 그 해는 식 (40)과 같이 나타낼 수 있다.

(39)
$\dfrac{V_{Cr24} - V_{in}}{2 C_{ossp} (L_m + L_r)} t_{zvs}^2 - \dfrac{I_{Lr-off}}{C_{ossp}} t_{zvs} + V_{in} = 0$
(40)
$t_{zvs} = \dfrac{-D \pm \sqrt{D^2 - 4C \cdot V_{in}}}{2C}$

식 (39)로부터 식 (40)에서의 C와 D는 각각 식 (41), (42)로 정의된다.

(41)
$C = \dfrac{V_{Cr24} - V_{in}}{2 C_{ossp} (L_m + L_r)}$
(42)
$D = -\dfrac{I_{Lr-off}}{C_{ossp}}$

여기서 $V_{Cr24}$는 $t_4$ 시점에서의 하단 공진 커패시터 전압을 나타낸다. $V_{Cr24}$는 앞서 $V_{Cr10}$을 유도한 과정과 동일하게 $t_6$~$t_7$ 구간에서의 등가회로를 해석함으로써 도출할 수 있지만 그림 2(a)에서와 같이 정상상태에서 상·하단 공진 커패시턴스가 동일할 경우 각 반주기의 동작이 대칭적이므로 $V_{Cr24}$는 $V_{Cr10}$과 같다고 근사할 수 있다. 따라서 $V_{Cr24} \approx V_{Cr10}$으로 두면 $t_4$~$t_5$ 구간에서의 C에 대한 수식을 식 (43)과 같이 나타낼 수 있다.

(43)
$C = \dfrac{V_{Cr24} - V_{in}}{2 C_{ossp} (L_m + L_r)} \approx \dfrac{V_{Cr10} - V_{in}}{2 C_{ossp} (L_m + L_r)}$

또한 다음 반주기에 켜지는 스위치가 $Q_1$인 $t_0$~$t_1$ 구간과 $Q_2$인 $t_4$~$t_5$ 구간에서는 기생 커패시터를 방전시키는 공진전류의 방향이 서로 반대이다. 따라서 $t_{zvs}$ 계산 시 $I_{Lr-off}$의 부호를 고려해야 하며 그림 3(a)에 정의된 공진전류 방향을 기준으로 했을 경우 $t_0$~$t_1$ 구간에서 $C_{ossp1}$을 방전시키는 전류의 부호는 음수가 되고, $t_4$~$t_5$ 구간에서 $C_{ossp2}$를 방전시키는 전류의 부호는 양수가 된다. 이로부터 본 논문에서는 턴오프 시점에서 측정된 $I_{Lr-off}$의 부호에 따라 각각 식 (17)과 식 (40)을 적용하여 다음 스위칭 동작에 필요한 $t_{zvs}$를 산정한다.

4. 운전조건별 요구되는 데드타임 분석

앞서 식 (17), (40)에서 유도한 바와 같이 $I_{Lr-off}$는 $t_{zvs}$를 결정하는 주요 변수이며 LLC 공진형 컨버터의 입력전압 및 부하조건에 따라 그 크기가 변한다. 따라서 본 절에서는 공진주파수 이하 영역, 공진점, 공진주파수 이상 영역에서 운전조건에 따른 $I_{Lr-off}$의 변화를 분석하고 이에 따른 $t_{zvs}$의 경향을 분석한다.

4.1 운전조건별 턴오프 공진전류 ILr-off 분석

표 1은 LLC 공진형 컨버터의 주요 파라미터를 나타낸다. 본 컨버터는 입력전압 192 V에서 공진점 부근으로 동작하도록 설계하였다. 따라서 192 V보다 낮은 입력전압에서는 공진주파수 이하 영역에서 동작하며 192 V보다 높은 입력전압에서는 공진주파수 이상 영역에서 동작한다.

표 1 LLC 공진형 컨버터 파라미터

Table 1 Parameters of LLC resonant converter

Parameter Value
Input Voltage $V_{in}$ 160 ~ 240 [V]
Nominal Input Voltage $V_{nom}$ 192 [V]
Output Voltage $V_{out}$ 24 [V]
Output Power $P_o$ 11.5 ~ 115 [W]
Resonant Frequency $f_r$ 100 [kHz]
Upper Resonant Capacitor $C_{r1}$ 26 [nF]
Lower Resonant Capacitor $C_{r2}$ 26 [nF]
Resonant Inductor $L_r$ 49 [μH]
Magnetizing Inductor $L_m$ 162 [μH]
Transformer Turns Ratio $n$ 4
Primary Switch C3M0025065K
Time Related Output Capacitance $C_{o(tr)}$ 340 [pF]

그림 6은 입력전압 및 부하조건에 따른 턴오프 시점에서의 공진전류 $I_{Lr-off}$를 나타내며 그림 6(a)는 공진주파수 이하 영역에 해당한다. 해당 영역에서는 부하가 100 %에서 40 %까지 감소함에 따라 $I_{Lr-off}$가 점차 증가하는 특성을 보인다. 이는 부하 변화에 따라 공진 커패시터의 전압과 공진전류가 변하고, 그림 2(a)에서의 $t_3$~$t_4$와 같은 불연속 도통 모드(Discontinuous Conduction Mode, DCM) 구간 동안의 공진전류 기울기가 증가하기 때문이다. 이후 부하가 30 % 이하의 매우 낮은 영역으로 감소하면 출력측으로 전달되는 부하전류 성분의 감소가 지배적으로 나타나면서 $I_{Lr-off}$가 다시 감소하는 경향을 보인다. 또한 동일한 부하조건에서는 입력전압이 160 V인 경우에 $I_{Lr-off}$가 크게 나타난다. 이는 160 V가 공진점으로부터 가장 멀리 떨어진 운전점으로 출력전압을 일정하게 유지하기 위해 더 높은 전압이득이 요구되기 때문이다. 이에 따라 공진주파수보다 낮은 스위칭 주파수에서 동작하게 되며 식 (44)로부터 스위칭 주파수가 감소함에 따라 자화전류 성분은 증가하는 경향을 가지므로 $I_{Lr-off}$ 또한 상대적으로 크게 나타난다[12- 13].

(44)
$I_{Lm} = \dfrac{n \cdot V_{out}}{4 L_m f_s}$

그림 6(b)는 공진점에서의 부하조건에 따른 $I_{Lr-off}$를 나타낸다. 공진점에서는 부하가 감소함에 따라 $I_{Lr-off}$가 전반적으로 감소하는 특성을 보인다. 이는 스위칭 주파수가 공진주파수 부근에서 유지되는 가운데 부하 감소에 따라 출력측으로 전달되는 부하전류 성분 감소에 대한 영향이 직접적으로 나타나기 때문이다.

그림 6(c)는 공진주파수 이상 영역에서 입력전압 및 부하조건에 따른 $I_{Lr-off}$를 나타낸다. 해당 영역에서는 모든 입력전압 조건에서 부하가 감소함에 따라 $I_{Lr-off}$가 감소하는 특성을 보인다. 이는 공진점에서와 유사하게 부하 감소에 따라 출력측으로 전달되는 부하전류 성분이 감소하기 때문이다.

그림 6 운전조건별 턴오프 공진전류 (a) 공진주파수 이하 영역, (b) 공진점, (c) 공진주파수 이상 영역

Fig. 6 Turn-off resonant current ILr-off under various operating conditions (a) below resonance region, (b) resonant point and (c) above resonance region

../../Resources/kiee/KIEE.2026.75.10.2781/fig6.png

4.2 운전조건별 tzvs 정확도 검증

본 절에서는 앞서 유도한 $t_{zvs}$에 대한 계산식의 유효성을 검증하기 위해 계산값과 PSIM 시뮬레이션에서 측정한 값인 $t_{zvs\_simulation}$을 전체 입력전압 및 부하조건에서 비교한다. 여기서 $t_{zvs\_simulation}$은 스위치의 기생 커패시터 전압이 0 V에 도달하여 ZVS 조건이 형성되는 데 소요되는 시간으로 ZVS를 보장하면서 불필요한 바디 다이오드 도통 시간을 최소화하기 위한 기준 데드타임으로 사용된다. 그림 7은 운전조건에 따른 $t_{zvs\_simulation}$과 계산된 $t_{zvs}$ 값을 나타낸 비교 그래프이며 그림 7(a)는 공진주파수 이하 영역에서의 결과를 나타낸다. 해당 영역에서의 동일한 입력전압 조건에서는 부하가 변하더라도 $t_{zvs\_simulation}$의 변화폭이 크지 않다. 이는 앞서 4.1절에서 분석한 바와 같이 공진주파수 이하 영역에서는 부하조건에 따라 $I_{Lr-off}$의 변화가 상대적으로 크지 않기 때문이다. 또한 해당 영역에서 입력전압 및 부하조건별로 계산된 $t_{zvs}$는 $t_{zvs\_simulation}$과 변화 경향이 유사하며 그 오차는 최대 5 ns 이내로 나타났다.

그림 7(b)는 공진점에서의 $t_{zvs\_simulation}$과 계산된 $t_{zvs}$ 값을 나타낸 비교 그래프이다. 앞서 4.1절에서 분석한 바와 같이 공진점에서는 부하가 감소함에 따라 $I_{Lr-off}$가 감소하므로 이에 따라 $t_{zvs\_simulation}$은 증가하는 경향이 나타난다. 다만 $I_{Lr-off}$의 변화폭이 크지 않으므로 부하 변화에 따른 $t_{zvs\_simulation}$의 변화폭도 상대적으로 크지 않다. 또한 부하조건별로 계산된 $t_{zvs}$는 $t_{zvs\_simulation}$과 유사한 변화 경향을 보이며 그 오차도 최대 5 ns 이내로 나타났다.

그림 7(c)와 그림 7(d)는 각각 공진주파수 이상 영역의 200~220 V와 230~240 V 입력전압 조건에서의 $t_{zvs\_simulation}$과 계산된 $t_{zvs}$를 나타낸 비교 그래프이다. 공진주파수 이상 영역에서도 공진점에서와 같이 부하가 감소할수록 $I_{Lr-off}$가 감소하므로 $t_{zvs\_simulation}$이 증가하는 특성이 나타난다. 다만 부하 변화에 따른 $I_{Lr-off}$의 변화폭이 비교적 크므로 $t_{zvs\_simulation}$의 증가폭 또한 크게 나타난다. 계산값 $t_{zvs}$는 이러한 변화 경향을 전반적으로 잘 반영하고 있고 최대 오차는 약 15 ns로 나타났다.

따라서 모든 입력전압 및 부하조건에서 계산된 $t_{zvs}$는 시뮬레이션으로부터 측정한 결과인 $t_{zvs\_simulation}$과 유사한 변화 경향을 나타내며 그 오차 또한 크지 않아 제안한 계산식이 운전조건에 따른 $t_{zvs}$의 변화를 적절하게 반영하는 것을 확인할 수 있다.

그림 7 운전조건별 tzvs 시뮬레이션 및 계산값 비교 (a) 공진주파수 이하 영역, (b) 공진점, (c) 공진주파수 이상 영역(200~220 V), (d) 공진주파수 이상 영역(230~240 V)

Fig. 7 Comparison between simulated and calculated tzvs under various operating conditions (a) below resonance region, (b) resonant point, (c) above resonance region (200~220 V) and (d) above resonance region(230~240 V)

../../Resources/kiee/KIEE.2026.75.10.2781/fig7.png

5. 제안하는 적응형 데드타임 알고리즘

그림 8은 제안하는 적응형 데드타임 알고리즘의 순서도를 나타낸다. 먼저 데드타임이 시작되면 턴오프 시점에서의 공진전류 $I_{Lr-off}$를 센싱하고 측정된 $I_{Lr-off}$의 부호를 판별한다. 앞서 정의한 공진전류의 방향을 기준으로 $I_{Lr-off} < 0$의 경우 상단 스위치의 기생 커패시터가 방전되는 구간에 해당하므로 식 (17)을 사용하여 $t_{zvs}$를 계산하며, $I_{Lr-off} > 0$의 경우에는 하단 스위치의 기생 커패시터가 방전되는 구간에 해당하므로 식 (40)을 사용하여 $t_{zvs}$를 계산한다. 식 (17), (40)의 경우 근의 공식을 사용하므로 두 개의 해가 존재한다. 계산된 근 중 음의 해는 턴오프 시점 이전의 시간을 의미하므로 물리적으로 유효하지 않다. 따라서 이 중 실제 스위칭 동작에 해당하는 가장 작은 양의 실근을 $t_{zvs}$로 선정한다.

다음으로 앞선 그림 7에서 확인한 바와 같이 계산된 $t_{zvs}$는 전체 운전영역에서 $t_{zvs\_simulation}$보다 다소 작게 나타나는 경향을 갖는다. 이 경우 $t_{zvs}$를 기준으로 데드타임을 조정할 경우 ZVS의 조건을 만족하지 못하므로 계산된 $t_{zvs}$에 안전 마진 $t_{margin}$을 더해줌으로써 전체 운전영역에서 ZVS 동작을 달성하도록 하며, 목표 데드타임 $t_{dt,target}$을 식 (45)와 같이 정의한다.

(45)
$t_{dt,target} = t_{zvs} + t_{margin}$

본 논문에서는 $t_{margin}$을 시뮬레이션 결과에서 확인된 최대 오차를 고려하여 15 ns로 설정하였다. 이로 인해 오차가 비교적 작은 운전영역에서는 바디 다이오드 도통 손실이 증가할 수 있으나 일반적으로 ZVS 동작 실패로 인한 턴온 손실이 바디 다이오드 도통으로 인한 손실보다 크기 때문에 본 논문에서는 안정적인 ZVS 동작을 확보하는 것을 우선으로 한다. 이후 현재 주기에 적용된 데드타임 $t_{dt}[n]$과 목표 데드타임 $t_{dt,target}$을 비교한다. 먼저 $t_{dt}[n] < t_{dt,target}$인 경우엔 ZVS 동작이 이루어지지 않는 상황으로 다음 주기의 데드타임 $t_{dt}[n+1]$을 $t_{dt,target}$까지 증가시킨다. 따라서 $t_{dt}[n+1] = t_{dt}[n] + \Delta t$로 설정하며, 여기서 $\Delta t = t_{dt,target} - t_{dt}[n]$으로 정의된다. 다음으로 데드타임이 적절하다고 판단될 경우 $t_{dt}[n]$을 그대로 $t_{dt}[n+1]$로 유지한다. 데드타임이 적절하다고 판단될 조건은 $t_{dt}[n] - t_{dt,target}$이 0보다 크면서 같거나 허용 오차 $t_{tol}$보다 작거나 같아야 한다. 본 논문에서는 $t_{tol}$을 5 ns로 설정하였다. 마지막으로 $t_{dt}[n] - t_{dt,target}$이 허용 오차보다 큰 경우에는 필요 이상의 데드타임으로 바디 다이오드 도통 손실이 발생하므로 $t_{dt}[n+1]$을 $t_{dt,target}$까지 감소시켜 조정한다. 따라서 $t_{dt}[n+1] = t_{dt}[n] - \Delta t$이며, 여기서 $\Delta t = t_{dt}[n] - t_{dt,target}$으로 정의된다. 제안하는 알고리즘은 각 스위치의 턴오프 시점마다 센싱된 $I_{Lr-off}$로부터 매 주기 $t_{zvs}$를 계산한다. 따라서 정상상태뿐만 아니라 부하 변동에 의해 $I_{Lr}$이 변화하는 과도구간에서도 변화된 운전조건이 $t_{zvs}$ 계산에 반영되어 데드타임이 적절하게 조정된다. 또한 여기서 $t_{tol}$은 잦은 부하 변동 혹은 작은 운전점 변화에 따라 데드타임이 불필요하게 진동하는 것을 억제하는 역할을 한다.

그림 8 제안하는 적응형 데드타임 알고리즘의 순서도

Fig. 8 Flowchart of the proposed adaptive dead-time algorithm

../../Resources/kiee/KIEE.2026.75.10.2781/fig8.png

6. 시뮬레이션

본 절에서는 제안하는 적응형 데드타임 알고리즘의 타당성을 PSIM 시뮬레이션을 통해 검증한다. 특히 부하가 급감 혹은 급증하는 조건에서 데드타임이 적절하게 조정되는지를 확인하여 알고리즘의 동적 응답 특성을 검증한다. 부하 변화에 따른 $t_{zvs}$의 변화가 상대적으로 크게 나타나는 공진주파수 이상 영역을 대상으로 부하 가변 시뮬레이션을 수행하였다. 또한 공진주파수 이하 영역, 공진점, 공진주파수 이상 영역에서 각각 100 % 및 10 % 부하조건을 선정하고 고정 데드타임과 제안하는 적응형 데드타임을 적용했을 때의 바디 다이오드 도통 손실 및 전체 스위치 손실을 비교하여 제안하는 방법의 손실 저감 효과를 검증하였다.

LLC 공진형 컨버터의 주요 파라미터는 앞선 표 1의 값을 사용하였으며 각 스위치의 기생 커패시턴스 $C_{ossp1}$, $C_{ossp2}$는 데이터시트에서 제시하는 시간 관련 유효 출력 커패시턴스 $C_{o(tr)}$를 적용하였다. $C_{o(tr)}$은 드레인-소스 전압 $V_{ds}$가 변할 때 비선형성을 가지는 $C_{oss}$와 동일한 충·방전 시간을 갖도록 환산한 값으로 일반적으로 ZVS 조건을 만족하기 위한 데드타임 타이밍 설계 시 주로 사용된다.

그림 9는 정상상태에서 부하가 100 %에서 10 %로 감소할 때의 동작 파형을 나타낸다. 그림 9(a)는 부하 가변 전 100 % 부하조건에서의 파형으로 스위치 턴오프 시점 $t_0$부터 $V_{ds,Q1}$이 0 V에 도달하는 시간 즉, $C_{ossp1}$이 완전히 방전되는 데 약 70 ns가 소요된다. 해당 구간에서 알고리즘에 의해 적용된 데드타임은 약 85 ns이며 이 경우 $C_{ossp1}$이 완전히 방전된 이후 $Q_1$이 턴온되므로 ZVS 동작을 만족한다. 또한 바디 다이오드 도통 구간은 약 15 ns이다. 그림 9(b)는 부하가 10 %로 감소한 후의 파형을 나타낸다. 공진주파수 이상 영역에서는 부하 감소에 따라 $I_{Lr-off}$가 감소하므로 이에 따라 $C_{ossp1}$의 방전시간은 약 133 ns로 증가하며 이에 따라 알고리즘은 데드타임을 약 145 ns로 증가시킨다. 그 결과 부하 가변 후에도 ZVS 동작은 유지하면서 바디 다이오드 도통 구간은 약 12 ns로 최소화된다.

그림 9 부하 감소에 따른 적응형 데드타임 알고리즘의 동작 파형 (a) 부하 가변 전 100 % 부하, (b) 부하 가변 후 10 % 부하

Fig. 9 Operating waveforms of the adaptive dead-time algorithm under a load decrease (a) before the load change at 100 % load and (b) after the load change at 10 % load

../../Resources/kiee/KIEE.2026.75.10.2781/fig9.png

그림 10은 정상상태에서 부하가 10 %에서 100 %로 증가할 때의 동작 파형을 나타낸다. 그림 10(a)의 10 % 부하조건에서는 $I_{Lr-off}$가 상대적으로 작으므로 $C_{ossp1}$이 완전히 방전되는 데 약 135 ns가 소요되며 해당 구간에서 알고리즘에 의해 적용된 데드타임은 약 146 ns이다. 이 경우 $C_{ossp1}$이 완전히 방전된 이후 $Q_1$이 턴온되므로 ZVS 동작을 만족하며 바디 다이오드 도통 구간은 약 11 ns로 형성된다. 부하가 100 %로 증가한 그림 10(b)에서는 $I_{Lr-off}$가 증가함에 따라 $C_{ossp1}$의 방전시간이 약 72 ns로 감소하고 이에 따라 알고리즘은 데드타임을 약 85 ns로 감소시킨다. 그 결과 ZVS 동작은 유지하면서 바디 다이오드 도통 구간은 약 13 ns로 최소화된다.

그림 10 부하 증가에 따른 적응형 데드타임 알고리즘의 동작 파형 (a) 부하 가변 전 10 % 부하, (b) 부하 가변 후 100 % 부하

Fig. 10 Operating waveforms of the adaptive dead-time algorithm under a load increase (a) before the load change at 10 % load and (b) after the load change at 100 % load

../../Resources/kiee/KIEE.2026.75.10.2781/fig10.png

이러한 결과로부터 제안한 적응형 데드타임 알고리즘은 부하 가변 조건에서도 ZVS 동작을 유지하도록 하며 불필요한 바디 다이오드 도통 구간을 최소화함을 확인할 수 있다.

표 2는 고정 데드타임과 제안하는 적응형 데드타임을 적용했을 때의 바디 다이오드 도통 손실과 전체 스위치 손실을 비교한 결과를 나타낸다. 비교는 공진주파수 이하 영역, 공진점, 공진주파수 이상 영역에서 각각 100 %와 10 % 부하조건을 대상으로 수행하였으며 고정 데드타임은 참고문헌 [14]에서의 설계 방법을 참고하여 선정하였다. [14]에서는 ZVS 달성을 위한 데드타임 허용범위를 산출식을 통해 제시하고 있으며 해당 방법에 본 논문에서의 파라미터와 운전조건을 적용한 결과 전체 운전영역에서 공통되는 데드타임 범위는 약 263~939 ns로 계산되었다. 이에 따라 해당 범위 내의 500 ns를 고정 데드타임으로 산정하였다. 표 2로부터 기존의 고정 데드타임 적용 시 바디 다이오드 도통 손실은 전체 스위치 손실의 약 71.6~88.6 %를 차지하는 것을 확인할 수 있다. 이는 기존의 ZVS 확보를 위해 데드타임 설계 시 고려하지 않던 바디 다이오드 도통 손실이 무시되어서는 안된다는 점을 보여준다.

표 2 고정 데드타임 및 적응형 데드타임에 따른 손실 비교

Table 2 Loss comparison between fixed and adaptive dead-time operation

Body-Diode Loss Total Switch Loss
Input Voltage (V) Load (%) Fixed Deadtime (mW) Adaptive Deadtime (mW) Decrease Rate (%) Fixed Deadtime (mW) Adaptive Deadtime (mW) Decrease Rate (%)
160 100 254.59 9.41 96.30 355.46 120.44 66.12
160 10 357.30 11.90 96.67 412.34 72.70 82.37
192 100 302.75 11.01 96.36 394.71 119.01 69.85
192 10 336.28 10.32 96.93 381.90 61.40 83.92
220 100 398.65 15.84 96.03 517.62 159.40 69.21
220 10 289.88 3.77 98.70 327.15 46.48 85.79

제안하는 적응형 데드타임을 적용한 경우 바디 다이오드 도통 손실은 모든 운전조건에서 96.03~98.70 %의 감소율을 보였다. 이러한 바디 다이오드 도통 손실의 감소는 전체 스위치 손실 저감에 반영되어 100 % 부하조건에서는 66.12~69.85 %, 10 % 부하조건에서는 82.37~85.79 %의 감소율을 보였다. 전체 스위치 손실에서의 감소율이 바디 다이오드 도통 손실 감소율에 비해 상대적으로 적게 나타나는 것은 바디 다이오드 도통 구간이 감소한 만큼 MOSFET 채널의 도통 구간은 증가하기 때문이다. 다만 MOSFET 채널 도통으로 인해 증가된 손실보다 바디 다이오드 도통 구간 최소화로부터 감소된 손실이 더욱 크기 때문에 전체 스위치 손실은 감소했다. 또한 100 % 부하조건보다 10 % 부하조건에서 전체 스위치 손실 감소율이 더욱 크게 나타난다. 이는 고정 데드타임 적용 시 전체 스위치 손실에서 바디 다이오드 도통 손실이 차지하는 비율이 경부하 조건에서 상대적으로 높기 때문이다. 따라서 제안하는 적응형 데드타임 알고리즘은 경부하 영역에서 전체 스위치 손실 저감에 효과적임을 확인할 수 있다.

7. 결 론

본 논문에서는 LLC 공진형 컨버터 1차측 스위치의 바디 다이오드 도통 손실 저감을 위한 적응형 데드타임 알고리즘을 제안하였다. 데드타임 동안 변화하는 공진전류와 스위치 기생 커패시턴스의 충·방전 특성을 고려하기 위해 시간 영역 분석을 기반으로 데드타임 동안 스위치 기생 커패시턴스의 방전에 필요한 시간을 수식적으로 유도하였다. 유도된 식으로부터 계산된 값과 시뮬레이션에서 측정한 값을 다양한 입력전압 및 부하조건에서 비교한 결과, 전체 운전영역에서의 계산된 값이 시뮬레이션에서 측정한 값의 변화 경향을 적절하게 반영함을 확인하였다. 또한 제안하는 적응형 데드타임 알고리즘을 검증하기 위해 부하가 급증 혹은 급감하는 조건에서 PSIM 시뮬레이션을 수행하였다. 그 결과 부하 변화에 따라 요구되는 데드타임이 변화하는 경우 이에 대응하여 데드타임이 동적으로 조정되었으며 ZVS 동작을 만족하면서 바디 다이오드 도통 구간이 최소화됨을 확인하였다. 마지막으로 기존 고정 데드타임 방식과 제안한 적응형 데드타임 알고리즘을 각각 적용한 경우를 비교한 결과, 손실 비교를 수행한 모든 운전조건에서 바디 다이오드 도통 손실을 약 96 % 이상 저감하였으며 전체 스위치 손실은 최소 약 66 %, 최대 약 86 % 감소하였다. 특히 바디 다이오드 도통 손실의 비중이 상대적으로 높은 경부하 영역에서 전체 스위치 손실의 저감 효과가 더욱 크게 나타남을 확인하였다. 향후에는 제안하는 알고리즘을 실제 하드웨어에 적용하여 스위칭 노이즈, 센싱 경로의 대역폭 및 지연 등 PSIM 시뮬레이션 환경에서 직접적으로 반영되지 않은 다양한 구현 요소를 고려하여 제안하는 알고리즘의 실용성을 추가적으로 검증하고자 한다. 또한 실제 하드웨어 환경에서는 온도 변화에 따른 스위칭 소자 및 공진탱크의 파라미터 변동이 요구되는 데드타임에 영향을 줄 수 있다. 따라서 이러한 온도 영향성을 고려한 데드타임 가변 범위와 안전 마진 설정 방법 등에 대해 추가적으로 연구하여 고온 조건에서의 알고리즘 동작 안정성을 검증하고자 한다.

Acknowledgements

This work was supported in part by the Korea Institute of Energy Technology Evaluation and Planning (KETEP) and the Ministry of Climate, Energy & Environment (MCEE) of the Republic of Korea (No. RS-2026-25538218); and in part by the IITP (Institute of Information & Communications Technology Planning & Evaluation)-ICAN (ICT Challenge and Advanced Network of HRD) (IITP-2026-RS-2026-25549459) grant funded by the Korea government (Ministry of Science and ICT).

References

1 
J. W. Kim, S. S. Park, H. C. Park, R. Y. Kim, "Resonant Network Design of a Three-Phase Interleaved LLC Resonant Converter for Ultra-Fast Charging of Electric Vehicles with a Wide Output Voltage Range," The Transactions of the Korean Institute of Electrical Engineers, vol. 74, no. 4, pp. 629-634, 2025. DOI
2 
J. S. Jang, T. H. Lim, D. G. Son, C. H. Kim, G. Y. Lee, "Fail-Safe System Design Method for LLC Resonant Converters of Electric Vehicle LDC," The Transactions of the Korean Institute of Electrical Engineers, vol. 74, no. 12, pp. 2501-2509, 2025. DOI
3 
S. G. Kang, S. S. Park, H. C. Park, R. Y. Kim, "High-Frequency Planar Transformer Based on Low Parasite Capacitance Interleaved Serpentine Winding Method for High-Current Input LLC Resonant Converter," The Transactions of the Korean Institute of Electrical Engineers, vol. 74, no. 6, pp. 1106-1114, 2025. DOI
4 
A. M. A. Hussein, M. I. Marei, M. H. Soliman, "Closed-form Design Optimization for LLC Converters with Wide Output Voltage Range Based on FHA," Scientific Reports, vol. 16, 2026. DOI
5 
G. M. Leandro, I. Barbi, "Switched-Capacitor LLC Resonant DC-DC Converter With Switch Peak Voltage of Vin/2," IEEE Access, vol. 8, pp. 111504-111513, 2020. DOI
6 
G. Y. Lee, S. S. Min, S. S. Park, Y. C. Cho, S. T. Lee, R. Y. Kim, "Design and Parallel Operation of 30 kW SiC MOSFET-Based High Frequency Switching LLC Converter With a Wide Voltage Range for EV Fast Charger," The Transactions of the Korean Institute of Power Electronics, vol. 27, no. 2, pp. 165-173, 2022. DOI
7 
Y. Wei, Q. Luo, Z. Wang, H. A. Mantooth, "Simple and Effective Adaptive Deadtime Strategies for LLC Resonant Converter: Analysis, Design, and Implementation," IEEE Journal of Emerging and Selected Topics in Power Electronics, vol. 10, no. 2, pp. 1548-1562, 2022. DOI
8 
C. Sun, Q. Sun, R. Wang, Y. Li, D. Ma, "Adaptive Dead-time Modulation Scheme for Bidirectional LLC Resonant Converter in Energy Router," CSEE Journal of Power and Energy Systems, vol. 10, no. 4, pp. 1710-1721, 2024. DOI
9 
R. Ren, B. Liu, E. A. Jones, F. Wang, Z. Zhang, D. Costinett, "Accurate ZVS Boundary in High Switching Frequency LLC Converter," pp. 1-6, Proc. IEEE Energy Conversion Congress and Exposition (ECCE), 2016. DOI
10 
U. Kundu, K. Yenduri, P. Sensarma, "Accurate ZVS Analysis for Magnetic Design and Efficiency Improvement of Full-Bridge LLC Resonant Converter," IEEE Transactions on Power Electronics, vol. 32, no. 3, pp. 1703-1706, 2017. DOI
11 
J. Jiao, X. Guo, C. Wang, X. You, K. Li, "An Improved Time-Domain Analytical Method for LLC Resonant Converters and Dead Time Designs for Zero-Voltage Switching," IET Power Electronics, vol. 16, pp. 1455-1471, 2023. DOI
12 
B. Lu, W. Liu, Y. Liang, F. C. Lee, J. D. van Wyk, "Optimal Design Methodology for LLC Resonant Converter," pp. 533-538, Proc. IEEE Applied Power Electronics Conference and Exposition (APEC), 2006. Google Search
13 
B. Y. Choi, S. R. Lee, J. W. Kang, W. S. Jeong, C. Y. Won, "A Novel Dual Integrated LLC Resonant Converter Using Various Switching Patterns for a Wide Output Voltage Range Battery Charger," Electronics, vol. 8, no. 7, 2019. DOI
14 
H. P. Park, J. H. Jung, "PWM and PFM Hybrid Control Method for LLC Resonant Converters in High Switching Frequency Operation," IEEE Transactions on Industrial Electronics, vol. 64, no. 1, pp. 253-263, 2017. DOI

저자소개

조승현 (Seung-Hyeon Cho)
../../Resources/kiee/KIEE.2026.75.10.2781/au1.png

He received the B.S. degree from the Department of Electrical Engineering, Gyeongsang National University, Jinju, South Korea, in 2026. He is currently pursuing the M.S. degree in electrical engineering with Gyeongsang National University. His current research interests include power electronics, high-frequency isolated DC-DC converters, and LLC resonant converters.

장진수 (Jin-Su Jang)
../../Resources/kiee/KIEE.2026.75.10.2781/au2.png

He received the B.S. degree from the Department of Electrical Engineering, Gyeongsang National University, Jinju, South Korea, in 2025. He is currently pursuing the M.S. degree in electrical engineering with Gyeongsang National University. His current research interests include power electronics, high-reliability power conversion systems, and LLC resonant converters.

이기영 (Gi-Young Lee)
../../Resources/kiee/KIEE.2026.75.10.2781/au3.png

He received the B.S. and Ph.D. degrees in electrical engineering from Hanyang University, Seoul, South Korea, in 2013 and 2019, respectively. He was a Senior Researcher with the LS ELECTRIC Research and Development Center, Anyang-si, South Korea, in 2019. From 2019 to 2021, he was a Senior Researcher with Korea Automotive Technology Institute (KATECH), Cheonan-si, South Korea. From 2021 to 2022, he was an Assistant Professor with Daejin University, Pocheon-si, South Korea. Since 2022, he has been with Gyeongsang National University, Jinju-si, South Korea, where he is currently an Associate Professor with the Department of Electrical Engineering. His current research interests include modeling and control of distributed power conversion systems, converters for renewable energies, microgrids, and power converters for electric vehicles.