• 대한전기학회
Mobile QR Code QR CODE : The Transactions of the Korean Institute of Electrical Engineers
  • COPE
  • kcse
  • 한국과학기술단체총연합회
  • 한국학술지인용색인
  • Scopus
  • crossref
  • orcid

  1. (Smart Electrical & Signaling Division, Electrification System Research Department, Korea Railroad Research Institute, Uiwang, Korea)



Pulse-Amplitude-Modulation, Diode-Clamped, Four-Level, Asymmetric Switching, MNRV PWM

1. 서 론

그러나 다이오드 클램핑 방식은 멀티레벨 차수가 증가함에 따라 직렬로 연결된 DC 링크 커패시터의 전압 편차 문제가 발생한다. 이 문제를 해결하기 위해 많은 연구가 진행되었다[6]-[9]. 그 중 VVPWM (virtual-vector PWM)과 COPWM (carrier-overlapped PWM)은 다상 멀티레벨 PWM 인버터에 성공적으로 적용되었다[10]-[15]. VVPWM은 참조 벡터를 관련 전류 합계가 0인 가상 공간 벡터로 확장하여 캐리어 기간 내 커패시터 전압 편차를 빠르게 제거한다. 따라서 전압 리플이 크게 감소한다. COPWM은 단일 명령 전압을 이용하여 기하적으로 정교하게 설계된 여러 중첩 캐리어를 사용하여 커패시터의 전압 편차를 효과적으로 제거하고 볼트·시간 곱을 보존한다. 그러나 완전한 폐루프 제어를 하기 위해서는 제로 시퀀스 전압 계산이나 다소 복잡한 듀티 보상 설계가 필요하다. 또한 이 두 가지 방식은 일반적인 phase-deposition PWM 방식에 비해 스위칭 손실이 증가하는 문제점이 있다. 두 방법 모두 다상 멀티레벨 인버터에는 적합하지만 스위칭 주파수가 높은 DC/DC 컨버터에 직접 적용하기에는 어렵다.

한편, 2레벨 토폴로지를 기반으로 하는 다상 멀티레벨 모듈러 컨버터와 입력직렬 출력병렬 컨버터에 대한 많은 연구가 진행되었다[16,17]. 그러나 각 하위 모듈에는 수동 부품이 추가로 필요하기 때문에 전체 시스템의 부피가 크고 복잡하며 전력 밀도가 낮다. 서브 모듈 사이에 별도의 전압 밸런싱 알고리즘도 필수적이다.

최근 풀브릿지 (full-bridge, FB) DC/DC 컨버터에 적용 가능한 다중인접 기준벡터 불연속 변조 기법 (multi neighboring reference vector discontinuous PWM, MNRV DPWM)이 보고되었다[18,19]. 지령전압의 위치에 따라 커패시터의 충방전 특성이 서로 다른 여러 개의 기준전압 벡터를 선택하여 이들을 조합하는 것을 특징으로 한다. DC-link 커패시터 간의 전압 편차를 줄이기 위해 설계된 듀티 보상기의 도움으로 커패시터 간의 전압 균형을 쉽게 달성하면서 명령 전압의 크기를 평균적으로 만족한다. MNRV DPWM을 사용하는 FB 다이오드 클램핑 4레벨 LLC 공진형 컨버터는 기존의 스위칭 주파수 스윕 방식 대신 스위칭 레그 전압의 진폭을 변조하여 출력 전압을 제어한다[18]. 펄스 진폭 모듈레이션 (pulse amplitude modulation, PAM)은 스위칭 주파수를 공진 주파수로 고정하여 수동 부품 설계가 용이하다. 그러나 영전압 스위칭 (zero voltage switching, ZVS)를 확보하기 위한 낮은 자화 인덕턴스 (Lm)로 내부 순환 전류가 증가하는 문제가 있다.

위상천이 풀브릿지 (phase-shift FB, PSFB) 컨버터는 스위칭 레그 사이의 위상차를 변조하여 동작한다[20,21]. 입출력 전압이득이 복잡한 삼각함수 값과 관련되는 공진형 컨버터와 달리 PSFB 컨버터의 출력전압은 레그 위상차를 선형 변조함으로써 간단하게 제어할 수 있다. 일차측 스위치와 이차측 다이오드 모두 소프트 스위칭 가능하여 넓은 부하 범위에서 높은 효율을 제공한다. 또한, 공진형 컨버터와 달리 Lm을 크게 설계할 수 있어 순환 전류를 크게 줄일 수 있다.

한편, FB 토폴로지를 위한 MNRV DPWM 방식은 FB를 구성하는 2개의 하프 브리지(half-bridge, HB)의 대칭 제어 방식으로 구현할 수 있음이 입증되었다[22]. 이는 MNRV DPWM이 향후 2 phase, 3 phase 또는 그 이상의 다상 전력 변환 시스템에 널리 적용될 수 있음을 의미한다.

본 논문에서는 2개의 대칭 HB 제어 기반의 FB 다이오드 클램프 4레벨 비대칭 스위칭 컨버터를 제안한다. 제안하는 컨버터의 회로 및 기본 동작 원리는 2장에서 설명한다. 정상 상태에서의 상세한 동작 특성은 3장에서 분석하였다. 4장에서는 기존 공진형 컨버터와 PSFB 컨버터와 비교하여 제안하는 비대칭 스위칭 컨버터의 장점을 제시하고 제안한 컨버터에 적합한 캐리어 설계 방안에 대해 서술하였다. 5장에서 몇가지 시뮬레이션을 통해 제안하는 컨버터의 동작 특성을 확인하고 유효성을 검증하였다. 본 논문에서 제안하는 비대칭 스위칭 컨버터는 높은 입력 전압을 요구하는 MVDC-to-LVDC에서의 컨버터 스테이션이나, 전기차 충전기, 철도차량 추진시스템 등에 활용될 수 있다.

2. 제안하는 FB 다이오드 클램프 4레벨 비대칭 스위칭 컨버터의 기본 원리

2.1 4레벨 비대칭 스위칭 컨버터 회로와 스위칭 기본 원리

제안하는 컨버터의 회로는 그림 1과 같다. DC 링크 단은 직렬로 연결된 3개의 캐패시터 Cin1, Cin2, Cin3으로 구성된다. 스위칭 스택은 A상 스위치 QA1~QA6, B상 스위치 QB1~QB6, 클램핑 다이오드들로 구성된다. 직렬 인덕터 (LS)는 Lm과 n:1:1의 권선비를 갖는 트랜스포머(TX)의 누설 인덕턴스를 포함한다. 정류단은 출력 다이오드 DO1, DO2로 구성되며 출력 평활 인덕터 LO와 출력 커패시터 CO를 통해 부하 R에 전원을 공급한다. 다이오드 클램프 토폴로지 특성에 맞게 하단에 위치한 스위치는 해당 상의 상단에 위치한 스위치의 온/오프 상태와 반대로 결정된다. QA1 및 QA4, QA2 및 QA5, QA3 및 QA6은 서로 상보적으로 동작하는 스위치 쌍이다. 이는 B상에 대해서도 마찬가지이다.

그림 1. 제안하는 풀브릿지 다이오드 클램프 4레벨 비대칭 스위칭 컨버터 회로

Fig. 1. Circuit diagram of the proposed full-bridge diode-clamped four-level asymmetric switching converter

../../Resources/kiee/KIEE.2024.73.6.1042/fig1.png

그림 2는 명령 전압 Vcmd가 양일 때 FB 다이오드 클램핑 4레벨 토폴로지에 적용된 대칭적인 2개의 HB 제어 기반의 MNRV PWM의 원리 (그림 2a)와 스위칭 패턴 (그림 2b)을 나타낸다. 대칭 HB 기반 MNRV PWM에서 Vcmd는 상 A와 B에 해당하는 두 개의 명령 전압 Vcmd_A = 0.5Vcmd 및 Vcmd_B = -0.5Vcmd로 나뉜다. 그리고 0.5Vin의 정규화 전압을 더하여 VCMD_A와 VCMD_B의 최종 명령값을 VCMD_A = Vcmd_A+0.5Vin, VCMD_B = Vcmd_B+0.5Vin으로 설정한다.

그림 2. FB 토폴로지에 대한 2개의 대칭 HB 기반 MNRV PWM 설계 규칙: (a) MNRV PWM 원리 (b) m에 따른 스위칭 패턴

Fig. 2. Two symmetric HB-based MNRV PWM design rule for FB topology: (a) MNRV PWM principles (b) switching patterns according to the m

../../Resources/kiee/KIEE.2024.73.6.1042/fig2.png

그림 2a는 FB 다이오드 클램핑 회로를 위한 2개의 대칭 HB 기반의 MNRV PWM의 설계 규칙을 나타낸다. 가상 중성점 0.5Vin를 기준으로 VCMD_A 또는 VCMD_B가 가상 전압보다 크면 large vector region (LVR)로 분류하고, 가상 전압보다 작으면 small vector region (SVR)로 구분한다. 명령 전압의 위치에 따라 DC 링크 커패시터에 대한 서로 다른 충전/방전 특성을 가진 여러 인접 참조 전압 벡터가 선택된다. LVR에서는 기준 전압 벡터가 E에서 3E까지 선택되고 SVR에서는 0에서 2E까지 선택된다. 여기서 E는 커패시터의 단위 전압 레벨로 DC 링크 전압 Vin의 1/3을 의미한다. Vcmd > 0일 때, VCMD_A는 항상 중성점 (0.5Vin) 이상이므로 LVR에 속하고, VCMD_B는 항상 SVR에 속하게 된다. Vcmd < 0일 때에는 그 반대이다. 참조 계단 전압 아래에 표시한 C 혹은 D는 해당 참조 전압 벡터를 활용할 때의 커패시터 충방전 상태를 나타낸다. 예를 들어, 2E에서의 커패시터 충방전 상태는 해당 상의 전류가 양일 때 CDD이며, 이는 Cin1이 충전되고 Cin2 및 Cin3이 방전됨을 의미한다. 그림 2b는 모듈레이션 변조 지수 m=Vcmd/Vin(-1≤m≤1)에 따른 스위칭 패턴을 나타낸다. 비대칭 스위칭 컨버터는 후술할 캐리어의 형태에 따라 두 가지 Type으로 구분되는데 Vcmd의 극성이 음에서 양으로 변화할 때 A 상 스위칭 상태가 “1”에서 시작하여 높아지면 Type I, “3”에서 시작하여 낮아지면 Type II라고 명명한다. 앞서 언급한바와 같이 비대칭 스위칭 컨버터는 Vcmd의 크기와 관계없이 Vcmd가 양이면 A 상 지령치는 LVR에, B 상 지령치는 SVR에 위치하므로 A 상의 스위칭 상태는 “1”, “2”, “3”에서 변화하고 B 상의 스위칭 상태는 “0”, “1”, “2”중에서 변화한다. m의 크기에 따라 크게 3가지 영역으로 구분되어 독특한 스위칭 패턴을 형성한다.

커패시터의 전압 편차를 제거하기 위해 커패시터 전압 편차에 비례하는 듀티 보상기를 (1)과 같이 설계한다.

(1)
../../Resources/kiee/KIEE.2024.73.6.1042/eq1.png

듀티 보상 파라미터인 dcomp1_23과 dcomp12_3은 각각 Vin1과 (Vin2+Vin3)/2의 차이와 (Vin1+Vin2)/2와 Vin3의 차이에 비례한다. Vin1, Vin2, Vin3은 각각 Cin1, Cin2, Cin3의 양단 전압을 나타낸다. (1)에서 kp와 ki는 PI 제어기의 비례 및 적분 게인을 나타낸다.

(2)
../../Resources/kiee/KIEE.2024.73.6.1042/eq2.png
(3)
../../Resources/kiee/KIEE.2024.73.6.1042/eq3.png

LVR의 E 벡터와 SVR의 2E 벡터를 기준으로 볼트·시간 곱을 만족하면서 (2)(3)에 의해 Vcmd에 극성에 따라 각 기준 벡터들의 듀티비가 결정된다.

d0,X, dE,X, d2E,X 및 d3E,X (X = A 또는 B)는 각각 스텝 전압 0, E, 2E 및 3E 벡터의 듀티비를 나타낸다. (2)(3)에서 보는 바와 같이 각 참조 전압 벡터의 듀티비에는 듀티 보상 파라미터가 포함되어 있으므로 이러한 듀티 조합에 의해 커패시터 전압 편차가 제어될 것으로 예상할 수 있다.

(4)
../../Resources/kiee/KIEE.2024.73.6.1042/eq4.png
(5)
../../Resources/kiee/KIEE.2024.73.6.1042/eq5.png

각 스텝 전압의 듀티비를 결정한 후, A 및 B 레그의 최종 PWM 명령값 PWM_CMD_X는 Vcmd 극성에 따라 (5)(6)과 같이 계산될 수 있다. 여기서 Nmax는 캐리어 주기 값에 해당한다.

2.2 제어 알고리즘

그림 3은 제안하는 비대칭 스위칭 컨버터의 제어 블록도를 나타낸다. 출력전압 VO를 일정하게 제어하기 위해 PI제어를 하여 Vampl를 출력한다. 이는 PWM 명령 전압의 진폭에 해당한다. Vampl에 반주기마다 ±1을 교번하는 스위칭 구형파를 곱하여 Vcmd를 생성한다.이 Vcmd는 Vcmd_A와 Vcmd_B로 구분된다. 0.5Vin의 정규화 요소를 더하고 (1)의 듀티 보상치를 고려하면 그에 따라 최종 PWM 명령이 생성됩니다. down 또는 up 타입으로 적절한 캐리어를 설계하면 최종적으로 A, B leg의 적절한 게이트 신호가 출력된다.

그림 3. 제어 블록도

Fig. 3. Control block diagram

../../Resources/kiee/KIEE.2024.73.6.1042/fig3.png

그림 4는 제안하는 비대칭 스위칭 컨버터의 PWM 명령 값을 계산하기 위한 소스 코드를 보여준다. Vcmd를 Vcmd_A와 Vcmd_B로 나누고, 0.5Vin을 더하여 최종 지령치인 VCMD_A와 VCMD_B를 계산한다. 명령값 VCMD_A와 VCMD_B의 위치를 구분하고, 기준 벡터의 듀티를 계산한다. 각 참조 벡터들의 듀티는 볼트·시간 곱을 만족하도록 설계하면, PWM_CMD_X를 생성할 수 있다. A 또는 B 상에 공통되는 코드는 기호 X로 함께 표시하였다.

그림 4. PWM_CMD 생성 코드

Fig. 4. Source code for the generation of PWM_CMDs

../../Resources/kiee/KIEE.2024.73.6.1042/fig4.png

3. 4레벨 비대칭 스위칭 컨버터 분석

3.1 모드 분석

|m|≥0.5일 때, 커패시터 전압 변동을 일으키는 스위칭 상태에 대한 등가 회로를 그림 5에 표현하였다. (30), (03), (33) 및 (00)을 제외하고 커패시터 전압 편차는 다른 모든 스위칭 쌍에서 고유하게 발생한다. 한 주기 동안 CDD, CCD, DCC, DDC의 커패시터 충방전 상태를 모두 활용함으로써 커패시터 전압 편차를 최소화한다.

그림 5. 전압 편차를 발생시키는 회로 동작 상태

Fig. 5. Equivalent circuits that excite a voltage deviation

../../Resources/kiee/KIEE.2024.73.6.1042/fig5.png

정상 상태에서의 동작 파형을 그림 6에 나타내었다. 여기서, 캐리어는 Type I을 가정한다.

그림 6. 정상 상태에서의 동작 파형

Fig. 6. Steady-State operating waveforms

../../Resources/kiee/KIEE.2024.73.6.1042/fig6.png

모드 1[t0, t1]: t0에서 Vcmd의 극성은 음에서 양으로 변경된다. 이 모드에서의 스위칭 상태는 (10)이며, 커패시터 충방전 상태는 DDC로써 Cin1과 Cin2는 1/3·ILS로 방전하고, Cin3은 2/3·ILS로 충전된다. 여기서 ILS는 LS의 전류이다. t0에서 QA3 스위치가 turn on (QA6 스위치는 turn off) 되고 QB3 스위치가 turn off 된다. 이 모드는 DO1과 DO2가 모두 소프트하게 정류되는 정류 기간에 해당한다. 출력 인덕터 전류 ILO는 2개의 출력 다이오드 전류의 합다. 이 모드의 시간 길이는 dE,A·T/2와 같으며 1차측 스위칭 전압 VAB는 2차측에 인가되지 않는다. 여기서 T는 스위칭 주기를 의미한다.

모드 2 [t1, t2]: t1에서 QA2가 turn on (QA5 스위치는 turn off) 된다. 모드 1의 정류 과정은 모드 2에서도 이어진다. 이 모드에서의 스위칭 상태는 (20)이며, 커패시터 충방전 상태는 DCC로써 Cin1은 2/3·ILS로 방전하고, Cin2과 Cin3은 1/3·ILS로 충전된다. t2에서 QA1이 켜질 때까지 이 모드는 지속된다. 이 모드의 길이는 d2E,A·T/2에 해당한다.

모드 3[t2, t3]: t2에서 QA4가 turn off 되고 QA1이 음의 ILS로 ZVS turn on 되어 스위칭 상태는 (30)이 된다. 추가적인 커패시터 전압 편차는 발생하지 않는다. 모드 3의 길이는 (dloss-dE,A-d2E,A)·T/2에 해당한다. 모드 1 ~ 모드 3은 모두 출력 다이오드의 정류 기간으로 듀티 손실 구간 (dloss·T/2)에 해당한다. 모드 3이 끝나면서 이차측 다이오드의 정류 기간이 끝나고 LO의 전류 ILO는 DO1이 공급한다.

모드 4[t3, t4]: t3에서 정류 기간이 종료되고 스위칭 상태는 여전히 (30)로써 커패시터 전압 편차를 발생시키지 않는다. Vin/n의 VAB가 DO1을 통해 LO에 인가되고 ILO는 (Vin/n-VO)/LO의 양의 기울기로 증가한다. 이 모드는 t4에서 QB3이 켜질 때까지 계속된다. 이 모드는 main 파워링 기간에 해당하고 길이는 (d0,B-dloss)·T/2다.

모드 5[t4, t5]: t4에서 QB3이 켜지고 QB6가 꺼지면 스위칭 상태는 (31)로써 커패시터 충방전 상태는 DDC가 되어 Cin1과 Cin2는 1/3·ILS로 방전하고, Cin3은 2/3·ILS로 충전된다. 2/3·Vin/n의 VAB가 DO1을 통해 LO에 인가되고 ILO는 (2/3·Vin/n-VO)/LO의 음의 기울기로 감소한다. 이 모드는 t5에서 QB5가 꺼질 때까지 계속된다. 이 모드는 main 파워링 기간 후에 추가된 파워링 구간에 해당하고 길이는 dE,B·T/2이다.

모드 6[t5, t6]: t5에서 QB6가 꺼지면 스위칭 상태는 (32)로써 커패시터 충방전 상태는 DCC가 되어 Cin1은 2/3·ILS로 방전하고, Cin2과 Cin3은 1/3·ILS로 충전된다. 1/3·Vin/n의 VAB가 DO1을 통해 LO에 인가되고 ILO는 (1/3·Vin/n-VO)/LO의 음의 기울기로 감소한다. 이 모드는 t6에서 Vcmd 극성이 음으로 바뀔 때 까지 계속된다. 이 모드 역시 앞서의 모드 5와 마찬가지로 main 파워링 기간 후에 추가된 파워링 구간에 해당하고 길이는 d2E,B·T/2이다.

제안한 컨버터는 양의 Vcmd 동안 커패시터 Cin1은 계속 방전하고, Cin3은 계속 충전하는 특성을 갖는다. DC/DC 컨버터의 대칭적 동작으로 인해 남은 음의 Vcmd 반 주기의 동작은 이전 반 주기에서 쉽게 유추할 수 있다. 음의 반 주기가 끝나면 다시 양의 반 주기가 반복된다. 음의 반 주기에서의 동작 특성은 양의 반 주기에서와 대칭적이므로 설명은 생략한다. 다만, 음의 반 주기동안 Cin1은 계속 충전하고, Cin3은 계속 방전한다. 제안한 컨버터는 PAM 방식으로 기존 스위칭 레그간 위상 제어 방식의 PSFB와 유사한 동작 특성을 가지지만, main 파워링 구간 후에 추가의 파워링 구간이 존재하여 무효 전력 성분이 크게 감소된 특성을 갖는다. 반 주기 동안 A 혹은 B 상 중 한 상은 3번의 hard 스위칭을 하는데, 4레벨 토폴로지의 단위 스위칭 전압이 기존 2레벨 토폴로지 대비 1/3배 감소한 것을 감안하면 제안하는 다이오드 클램프 4레벨 컨버터의 스위칭 손실이 기존 2레벨 토폴로지와 거의 유사한 것을 알 수 있다.

3.2 전압 게인

한편, 출력 인덕터의 전압·시간 곱이 유지된다는 사실을 이용하여 ILO의 변화를 분석하면 nVO/Vin의 입출력 전압 전달 이득을 다음과 같이 계산할 수 있다. Vcmd > 0인 경우, A 상 지령치는 항상 LVR에, B 상 지령치는 항상 SVR에 위치하게 된다. 따라서, A/B 상의 참조 벡터들의 듀티식은 (6)과 같이 얻을 수 있다. 여기서는 계산의 편의를 위해 작은 듀티 보상치 (dcomp12_3, dcomp1_23)는 무시한다.

1) m > 0.5 & dloss > 2dE,X인 경우 (그림 6), 모드 1 ~ 모드 6에서의 ILO의 변화는 (7)과 같다. iLO(t6)=iLO(t0)인 점을 이용하면, 입출력 전압 전달 이득은 (8)과 같이 계산할 수 있다.

2) m > 0.5 & dE,A < dloss≤ 2dE,X인 경우 (그림 7a), ILO의 변화를 통해 유사하게 입출력 전압 전달 이득은 (9)와 같이 계산할 수 있다.

3) m > 0.5 & dloss < dE,X인 경우 (그림 7b), ILO의 변화를 통해 유사하게 계산된 입출력 전압 전달 이득은 (10)과 같다.

4) 0.333 < m ≤ 0.5인 경우 (그림 7c), 레그 출력 파형 VAB는 m ≥ 0.5인 경우와 다른 계단 전압 형태 (“E”→“2E”→“E”→“2E”→“E”)를 보인다. 여기서 ILO의 변화를 분석하면 (11)과 같고, 전압·시간 곱이 유지된다는 사실을 이용하면 입출력 전압 전달 이득은 (12)와 같이 결정된다.

5) m ≤ 0.333인 경우 (그림 7d), 레그 출력 파형 VAB는 m ≥ 0.5인 경우, 0.333 < m ≤ 0.5인 경우와 또 다른 계단 전압 형태 (“E”→“0”→“E”→“0”→“E”)를 보인다. 여기서 ILO의 변화를 분석하면 (13)과 같고, 전압·시간 곱이 유지된다는 사실을 이용하면 입출력 전압 전달 이득은 (14)와 같이 결정된다.

모든 경우에 대해서 작은 dloss값을 무시하면 입출력은 단순 비례하는 관계임을 알 수 있다. 그림 8은 제안한 비대칭 스위칭 컨버터에 대한 전압 전달 이득을 dloss 요소를 무시한 Ideal 경우와 이를 포함한 시뮬레이션 결과를 비교하고 있다. 그림에서 전압 전달 이득과 m의 선형 관계를 확인할 수 있다.

(6)
../../Resources/kiee/KIEE.2024.73.6.1042/eq6.png
(7)
../../Resources/kiee/KIEE.2024.73.6.1042/eq7.png
(8)
../../Resources/kiee/KIEE.2024.73.6.1042/eq8.png
(9)
../../Resources/kiee/KIEE.2024.73.6.1042/eq9.png
(10)
../../Resources/kiee/KIEE.2024.73.6.1042/eq10.png
(11)
../../Resources/kiee/KIEE.2024.73.6.1042/eq11.png
(12)
../../Resources/kiee/KIEE.2024.73.6.1042/eq12.png
(13)
../../Resources/kiee/KIEE.2024.73.6.1042/eq13.png
(14)
../../Resources/kiee/KIEE.2024.73.6.1042/eq14.png

그림 7. m과 dloss에 따른 정상 상태 동작 파형: (a) m > 0.5 & dE,A < dloss≤ 2dE,X, (b)m > 0.5 & dloss < dE,X, (c) 0.333 < m ≤ 0.5, and (d) m ≤ 0.333

Fig. 7. Steady-State operating waveforms according to the m and dloss: (a) m > 0.5 & dE,A < dloss≤ 2dE,X, (b)m > 0.5 & dloss < dE,X, (c) 0.333 < m ≤ 0.5, and (d) m ≤ 0.333

../../Resources/kiee/KIEE.2024.73.6.1042/fig7-1.png

../../Resources/kiee/KIEE.2024.73.6.1042/fig7-2.png

그림 8. 제안한 비대칭 스위칭 컨버터의 전압 게인

Fig. 8. Voltage gains of proposed asymmetric switching converter

../../Resources/kiee/KIEE.2024.73.6.1042/fig8.png

4. 제안한 비대칭 스위칭 컨버터 특징

4.1 기존 컨버터 대비 장점

제안한 비대칭 스위칭 컨버터는 기존 공진형 컨버터와 PSFB 컨버터 대비 다음과 같은 장점을 가진다. 1) 전압 전달 이득이 삼각함수 값과 관련된 공진형 컨버터와 비교하여 제안된 컨버터에서는 펄스폭 변조지수 (m)에 선형적으로 비례하기 때문에 컨트롤러 매개변수의 설계 및 조정이 용이하다. 2) 공진형 컨버터는 ZVS 조건을 만족시키기 위해 낮은 Lm 설계로 순환 전류가 큰 문제가 있는 반면에 제안하는 컨버터는 이와 무관하므로 Lm을 크게 설계하여 순환 전류를 억제할 수 있다. 3) 제안하는 컨버터는 main 파워링 구간에 이어 계단 전압 구간에서 또 다른 파워링 구간이 있어 기존 PSFB 컨버터의 프리휠링 구간으로 인한 무효 전류를 줄일 수 있다. 따라서 스위치 및 자성체에 흐르는 전류를 줄일 수 있다.

4.2 캐리어 설계 유형 및 커패시터 전압 편차 양상

앞서 언급한 바와 같이 제안하는 비대칭 스위칭 컨버터는 캐리어 설계 방식에 따라 크게 두 가지 형태로 나뉜다. Vcmd가 음에서 양으로 변할 때, A 상의 계단 전압 형태가 “1”→“2”→“3” 형태로 변화하는 Type I이 있다. Type I은 Vcmd가 양일 때 down 캐리어, Vcmd가 음일 때 up 캐리어를 사용한다. 한편, Vcmd가 음에서 양으로 변할 때, A 상의 계단 전압 형태가 “3”→“2”→“1” 형태로 변화하면 Type II가 구현된다. Type II는 Vcmd가 양일 때 up 캐리어, Vcmd가 음일 때 down 캐리어를 사용한다. 두 가지 캐리어 형태 모두 불연속 변조 기법 기반의 MNRV에서 Edge sag 형태를 담은 레그 파형을 출력한다[18]. 다만, 여기에서 제안한 컨버터는 기존의 불연속 변조 기법 기반의 sag 유형과 다르게 클램핑 모드 (clamping mode, CM)를 사용하지 않고 연속 변조 기법으로 구현되었다. 또한, 스위칭 회수가 불연속 변조 기법 기반의 Edge sag 유형 대비 더욱 감소하였다. 기존에는 Vin1과 Vin3의 크기에 따라 CM을 결정하고 한 주기 동안에는 CM을 고정함으로써 커패시터 전압 변화 양상이 한 주기 동안 지속되는 반면에 제안한 비대칭 스위칭 컨버터 방식에서는 그 양상이 그림 6과 같이 Vcmd의 극성에 따라 달라지기 때문에 전체적인 커패시터 전압 편차를 더욱 줄일 수 있게 되었다.

5. 시뮬레이션

5 장에서는 본 연구에서 제안한 다이오드 클램프 4레벨 비대칭 스위칭 컨버터의 동작 특성을 확인하고 그 유효성을 검증하기 위해 입력 전압 Vin=3000V, 출력 전력 PO=100kW급 시뮬레이션을 수행하였다. 시뮬레이션 조건은 테이블 1과 같다. 그 외 입력 커패시턴스 Cin=0.1mF, 출력 커패시턴스 CO=5μF으로 설정하였다.

Table 1. Simulation condition

PO

[kW]

Vin

[V]

LS

[mH]

LO

[mH]

n

fsw

[kHz]

100

3000

0.2

1

1.5

10

그림 10-그림 12는 각각 m=0.9, 0.4, 0.2일 때 개루프 제어된 시뮬레이션 결과를 나타낸다. 각 그림은 위에서부터 Vcmd; GateA; GateB; Vin1, Vin2, Vin3; ILS; IDO, ILO; VAB, VLm; dcomp12_3, dcomp1_23; VO; IA_upper; IA_lower; IDCA; IB_upper; IB_lower; IDCB를 나타낸다. 여기서 IA_upper, IA_lower, IDCA는 각각 A 상의 upper 스위치 전류, lower 스위치 전류, 클램프 다이오드 전류를 의미한다. B 상에 대해서도 마찬가지다. 세 가지 m 값에 대해서 앞서의 분석과 같이 고유한 레그 출력 파형이 관찰된다. 여기서는 캐리어 Type I이 적용됨에 따라 A 상의 계단 전압이 B 상의 계단 전압 형태보다 앞선다. dloss 구간과 main 파워링 구간, 추가 파워링 구간이 관찰된다. 듀티 보상치 (dcomp12_3, dcomp1_23)은 0.03보다 작은 값으로써 관찰되고, A 상과 B 상에 스위치 및 클램프 다이오드의 전류 양상으로부터 이 컨버터를 비대칭 스위칭 컨버터라 명명한 이유를 확인할 수 있다. A, B 상 전류에서 비대칭적인 특성이 확인된다. A 상 보다 B 상의 ZVS 조건이 수월함을 알 수 있다. Type II를 적용하면 그 반대의 양상을 보인다.

그림 13은 PO=50kW→100kW로 변할 때 폐루프 제어되는 결과를 나타낸다. PO=50kW일 때 Vampl=2432V에서, PO=100kW일 때 Vampl=2574V로 상승하면서 출력 전압 VO를 정전압 제어하고 있음을 확인할 수 있다. Transient 구간에서의 DC-link 전압 편차는 최대 3.5V 내외로 잘 제어되고 있고, 듀디 보상치도 0.06 이내로 적절하게 변화하고 있다. 전압 안정화 시간은 약 0.77ms 이내로 관측되었다.

그림 9. 캐리어 설계 유형 비교

Fig. 9. Comparison of two carrier types

../../Resources/kiee/KIEE.2024.73.6.1042/fig9.png

그림 10. m=0.9일 때 시뮬레이션 결과

Fig. 10. Simulation results when m=0.9

../../Resources/kiee/KIEE.2024.73.6.1042/fig10.png

그림 11. m=0.4일 때 시뮬레이션 결과

Fig. 11. Simulation results when m=0.4

../../Resources/kiee/KIEE.2024.73.6.1042/fig11.png

그림 12. m=0.2일 때 시뮬레이션 결과

Fig. 12. Simulation results when m=0.2

../../Resources/kiee/KIEE.2024.73.6.1042/fig12.png

그림 13. 폐루프 제어 시뮬레이션 결과

Fig. 13. Simulation results of closed loop control

../../Resources/kiee/KIEE.2024.73.6.1042/fig13.png

6. 결 론

본 논문에서는 펄스 크기 변조 방식의 FB 다이오드 클램프 4레벨 비대칭 스위칭 컨버터를 제안하였다. 제안한 컨버터는 FB를 구성하는 2개의 HB의 대칭 제어를 통해 쉽게 구현된다. 본 컨버터에 적용된 2개의 대칭 HB 기반 MNRV PWM 원리 및 설계 기법에 대해 자세히 설명하였고, 동작 특성과 전압 이득 등에 대해 상세 분석하였다. 제안한 컨버터는 기존 공진형 컨버터 대비 제어기 파라미터 튜닝이 수월하고, Lm을 크게 설계하여 무효 전력 성분을 낮추는 장점이 있다. 또한 기존 PSFB 대비 main 파워링 구간 이외에 추가의 파워링 구간이 존재하여 무효 전류를 더욱 줄일 수 있다. 100kW 시스템 시뮬레이션을 통해 동작 특성을 확인하고 그 유효성을 검증하였다. 제안한 컨버터는 고입력 전압 전력 변환 시스템에 유용할 것으로 생각된다.

Acknowledgements

본 연구는 한국철도기술연구원 주요사업(가상화기반 에너지 통합형 철도역사 스마트 운영기술 개발, PK2403C1)과 국토교통부/국토교통과학기술진흥원(과제번호 RS-2022-00143874)의 연구비 지원으로 수행되었음.

This research was supported by a grant from R&D Program (Development of energy-integrated smart energy operation technology for railway stations based on virtualization technology, PK2403C1) of the Korea Railroad Research Institute and a grant funded by the Korea Government Ministry of Trade, Industry and Energy (MOTIE) (2022 5500000110, Design and Analysis of AC/DC Hybrid Distribution Network).

References

1 
J. Rodriguez, J.-S. Lai, and F. Z. Peng, “Multilevel inverters: a survey of topologies, controls, and applications,” IEEE Trans. Ind. Electron., vol. 49, no. 4, pp. 724–738, Aug. 2002.DOI
2 
A. Bughneda, M. Salem, A. Richelli, D. Ishak, and S. Alatai, “Review of multilevel inverters for PV energy system applications,” Energies, vol. 14, no. 6, pp. 1585, 2021.DOI
3 
M. A. Perez, S. Ceballos, G. Konstantinou, J. Pou, and R. P. Aguilera, “Modular Multilevel Converters: Recent Achievements and Challenges,” IEEE open j. Ind. Electron. Soc., vol. 2, pp. 224–239, Feb. 2021.DOI
4 
A. Poorfakhraei, M. Narimani and A. Emadi, “A review of modulation and control techniques for multilevel inverters in traction applications,” IEEE Access, vol. 9, pp. 24 187–24, 2021.DOI
5 
M. Z. Youssef, K. Woronowicz, K. Aditya, N. A. Azeez and S. S. Williamson, “Design and development of an efficient multilevel DC/AC traction inverter for railway transportation electrification,” IEEE Trans. Power Electron., vol. 31, no. 4, pp. 3036–3042, Apr. 2016.DOI
6 
A. I. Elsanabary, G. Konstantinou, S. Mekhilef, C. D. Townsend, M. Seyedmahmoudian and A. Stojcevski, “Medium voltage large-scale grid-connected photovoltaic systems using cascaded H-bridge and modular multilevel converters: A review,” IEEE Access, vol. 8, pp. 223686–223699, 2020.DOI
7 
I. Marzo, J. A. Barrena and A. Sanchez-Ruiz, “Methodology to evaluate converter structures based on 3L NPC PEBBs,” Proc. IECON 46th Annu. Conf. IEEE Ind. Electron. Soc., pp. 4107–4114, Oct. 2020.DOI
8 
Y. Cheng, C. Qian, M. L. Crow, S. Pekarek and S. Atcitty, “A comparison of diode-clamped and cascaded multilevel converters for a STATCOM with energy storage,” IEEE Trans. Ind. Electron., vol. 53, no. 5, pp. 1512–1521, Oct. 2006.DOI
9 
T. Modeer, N. Pallo, T. Foulkes, C. B. Barth and R. C. N. Pilawa-Podgurski, “Design of a GaN-based interleaved nine-level flying capacitor multilevel inverter for electric aircraft applications,” IEEE Trans. Power Electron., vol. 35, no. 11, pp. 12153–12165, Nov. 2020.DOI
10 
S. Busquets-Monge, J. Bordonau, D. Boroyevich and S. Somavilla, “The nearest three virtual space vector PWM—A modulation for the comprehensive neutral-point balancing in the three-level NPC inverter,” IEEE Power Electron Lett., vol. 2, no. 1, pp. 11–15, Mar. 2004.DOI
11 
S. Busquets-Monge, S. Alepuz, J. Rocabert, and J. Bordonau, “Pulsewidth Modulations for the Comprehensive Capacitor Voltage Balance of n-Level Three-Leg Diode-Clamped Converters,” IEEE Trans. Power Electron., vol. 24, no. 5, pp. 1364–1375, May. 2009.DOI
12 
S. Busquets-Monge, A. Ruderman, “Carrier-based PWM strategies for the comprehensive capacitor voltage balance of multilevel multileg diode-clamped converters,” Proc. IEEE Int. Symp. Ind. Electron., pp. 688–693, 2010.DOI
13 
K. Wang, Z. Zheng and Y. Li, “A novel carrier-overlapped PWM method for four-level neutral-point clamped converters,” IEEE Trans. Power Electron., vol. 34, no. 1, pp. 7–12, Jan. 2019.DOI
14 
K. Wang, Z. Zheng, L. Xu and Y. Li, “A generalized carrier- overlapped PWM method for neutral-point-clamped multilevel converters,” IEEE Trans. Power Electron., vol. 35, no. 9, pp. 9095–9106, Sep. 2020.DOI
15 
K. Wang, Z. Zheng and Y. Li, “Topology and control of a four-level ANPC inverter,” IEEE Trans. Power Electron., vol. 35, no. 3, pp. 2342–2352, Mar. 2020.DOI
16 
D. Ma, W. Chen and X. Ruan, “A review of voltage/current sharing techniques for series–parallel-connected modular power conversion systems,” IEEE Trans. Power Electron., vol. 35, no. 11, pp. 12383–12400, Nov. 2020.DOI
17 
G. Daoud, E. Hassan Aboadla, S. Khan, S. Faiz Ahmed and M. Tohtayong, “Input-series output-parallel full-bridge DC-DC converter for high power applications,” Proc. 4th IEEE Int. Conf. Eng. Technol. Appl. Sci., pp. 1–6, 2017.DOI
18 
M.-S. Song, and J.-B. Lee, “Pulse-Amplitude-Modulation Full-Bridge Diode-Clamped Multilevel LLC Resonant Converter Using Multi-Neighboring Reference Vector Discontinuous PWM,” Energies, vol. 15, no. 11, pp. 4045, 2022.DOI
19 
M.-S. Song et al., “Pulse-Amplitude-Modulation Full-Bridge Diode-Clamped Three-Level LLC Resonant Converter With Offset Voltage Injection Method,” Trans. Korean Inst. Electr. Eng., vol. 71, no. 9, pp. 1342–1350. 2022.DOI
20 
C. Lim, Y. Jeong and G. Moon, “Phase-shifted full-bridge DC-DC converter with high efficiency and high power density using center-tapped clamp circuit for battery charging in electric vehicles,” IEEE Trans. Power Electron., vol. 34, no. 11, pp. 10945–10959, Nov. 2019.DOI
21 
G. Li, J. Xia, K. Wang, Y. Deng, X. He and Y. Wang, “Hybrid modulation of parallel-series LLC resonant converter and phase shift full-ridge converter for a dual-output DC–DC converter,” IEEE Trans. Emerg. Sel. Topics Power Electron., vol. 7, no. 2, pp. 833–842, Jun. 2019.DOI
22 
M.-S. Song, J.-B. Lee, H. Jung, and H. Kim, “Half-Bridge Diode-Clamped Four-level LLC Resonant Converter with Pulse-Amplitude-Modulation for Railway Applications,” J. Electr. Eng. Technol., (2023). https://doi.org/10.1007/s42835-023-01545-5.DOI

저자소개

송민섭(Min-Sup Song)
../../Resources/kiee/KIEE.2024.73.6.1042/au1.png

He received the B.S., M.S. and Ph.D. degrees, in 2005, 2007 and 2011, respectively, from the Department of Electrical Engineering, Pohang University of Science and Technology, Pohang, Korea. He is currently a Senior Researcher with the Railroad Safety Division, Korea Railroad Research Institute, Uiwang, Korea. His research interests include the development of novel circuit topologies and suitable switching modulation techniques for high-power and high-voltage power conversion systems.

김재원(Jaewon Kim)
../../Resources/kiee/KIEE.2024.73.6.1042/au2.png

He received the B.S., M.S. and Ph.D. degrees in electrical engineering from Korea University, Seoul, South Korea, in 2006, 2008, and 2018, respectively. He is currently a Principal Researcher with Korea Railroad Research Institute, Uiwang, South Korea. His research interests include onboard energy storage system for railway trains, traction power supply system analysis, and railway electric components reliability analysis.

정호성(Hosung Jung)
../../Resources/kiee/KIEE.2024.73.6.1042/au3.png

He received a B.S and M.S. degrees in Electrical engineering from Sungkyunkwan University, Republic of Korea, in 1995 and 1998, respectively. He received a Ph.D. degree from the Electrical Electronic and Computer Engineering from Sungkyunkwan University in 2002. He is currently a chief Researcher with the Smart Electrical & Signaling Division, Korea Railroad Research Institute, Uiwang, South Korea.

김형철(Hyungchul Kim)
../../Resources/kiee/KIEE.2024.73.6.1042/au4.png

He received his BS and MS degree in Electrical Engineering from Korea University, Seoul, Korea in February 1991 and in February 1993 respectively. He then worked for LG electronics Inc. for 6 years. He received a Ph.D. degree from TexasA&M University in August 2003. Currently, he is working for Korea Railroad Research Institute. His research area is traction power system and power system reliability.